[實用新型]多路自適應泛速率碼速調整裝置無效
| 申請號: | 201020675501.7 | 申請日: | 2010-12-22 |
| 公開(公告)號: | CN201904792U | 公開(公告)日: | 2011-07-20 |
| 發明(設計)人: | 趙秋明;張云佐 | 申請(專利權)人: | 桂林電子科技大學 |
| 主分類號: | H04L1/00 | 分類號: | H04L1/00;H04L7/033 |
| 代理公司: | 桂林市持衡專利商標事務所有限公司 45107 | 代理人: | 陳躍琳 |
| 地址: | 541004 廣西*** | 國省代碼: | 廣西;45 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 自適應 速率 調整 裝置 | ||
技術領域
本實用新型涉及軟件無線電(SDR)技術領域,具體涉及一種多路自適應泛速率碼速調整裝置。
背景技術
軟件無線電(SDR)是基于通用硬件平臺,通過軟件提供多服務、多標準、多模式、可重構的無線電通信。核心思想是最大限度的用易于重構的數字電路代替模擬電路來構建通信系統以適應其智能化的發展趨勢。SDR有多種具體應用,從功能上可以細分為單用戶型、多用戶型等類型。多用戶型SDR是指一套SDR系統可以實現對多個用戶的數據進行合成后用一個信道進行傳輸,傳輸容量、效率、信道利用率可以有效提高。其首要問題是解決各用戶數據碼流的綜合與分解。對于高速數據碼流的綜合與分解已經有了相當成熟的數字復、分接技術與理論,但對零次群數據碼流的研究較少。在SDR內部有大量的低速信息需要傳輸,多支路信息在同一信道進行有效傳輸就必須對數據進行打包(綜合)處理。要實現傳輸設備和數據終端間的速率和容量的匹配,解決現有部分傳輸設備和終端設備之間不兼容的問題,就要做到設備的輸入端支持多種速率的數據輸入。
數據綜合系統在SDR中的功能是完成數據的綜合與分解,以達到將多路低速數據無損合成,實現高效率傳送的目的。在發送端,主要是對多個用戶的低速數據進行合成后,形成一路高速碼流發送出去;在接收端,對經過解調后的數字信號進行分解,分別送達相應用戶終端,完成多用戶通信。支路數據的時鐘提取是數據綜合系統自適應性實現的前提,只有提取到精確時鐘才能對待傳輸數據進行碼速調整和自適應綜合。鎖相環時鐘提取技術已經相當成熟,并在工程實踐中得到了廣泛應用。但它基于閉環結構按步進行相位調節,同步時間與調整精度相互制約,無法滿足數據綜合系統對速率變化較大的支路數據自適應的需求。
實用新型內容
本實用新型所要解決的技術問題是提供一種多路自適應泛速率碼速調整裝置,它既能夠實現支路數據時鐘的精確快速提取,又保留了鎖相環的自我調節性。
為解決上述問題,本實用新型是通過下述技術方案實現的:一種多路自適應泛速率碼速調整裝置,包括支路數據的時鐘提取模塊,所述支路數據的時鐘提取模塊包括轉碼器、鑒相器、最窄脈沖檢測器和動態分頻器;其中轉碼器經鑒相器與最窄脈沖檢測器相連,最窄脈沖檢測器連接動態分頻器;鑒相器和動態分頻器的時鐘控制端連接高頻時鐘的輸出端;
轉碼器將輸入的支路數據中的歸零碼元進行過零提取,整形為不歸零碼元;
鑒相器將轉碼器輸出的不歸零碼元輸入到鑒相器中的兩個相連的移位寄存器;兩移位寄存器在高頻時鐘的驅動下,輸出相位相差一個高頻時鐘周期大小的數據碼流,上述兩路數據碼流經過邏輯運算,鑒別出碼元的上升沿和下降沿;當輸入的數據碼流有上升沿或下降沿時,鑒相器中的邊沿檢測電路輸出一個寬度為一個高速時鐘周期的脈沖;
最窄脈沖檢測器將鑒相器輸出的脈沖的跳變沿作為閘門信號去控制高頻時鐘驅動的計數器的計數,先保存兩跳變沿之間的計數值到計數寄存器中,后續計數值與計數寄存器中的計數器值進行比較,保存較小的計數值;
動態分頻器將計數寄存器中的計數值送入分頻器,作為對本地高頻時鐘的分頻系數,分頻器輸出的時鐘頻率即為支路數據的時鐘頻率。
上述方案所述動態分頻器還與一個狀態轉移器相連,該狀態轉移器的時鐘控制端連接高頻時鐘的輸出;狀態轉移器在計數器的計數值達到計數寄存器中保存的計數值的一半時,輸出反轉電平,由此輸出占空比為50%的時鐘。
上述方案所述轉碼器的輸出端和鑒相器的輸入端之間還接有濾波器,該濾波器將轉碼器輸出不歸零碼元中的毛刺濾除后再輸入鑒相器的移位寄存器中。
上述方案所述最窄脈沖檢測器的輸出端和動態分頻器的輸入端之間還接有去抖動器,該去抖動器對前向抖動和后向抖動分別處理,消除了抖動累積。
上述方案所述動態分頻器的輸出端上接有同步修正器,該同步修正器的輸入端與轉碼器的輸出端相接,同步修正器的輸出端包括同步時鐘輸出端和同步碼元輸出端,其中同步時鐘輸出端與狀態轉移器的輸入端相連;該同步修正器將非歸零碼元與提取的支路數據的時鐘調整為同步時鐘和同步碼元。
與現有技術相比,本實用新型基于開環結構,充分利用支路數據碼元跳變邊沿所攜帶的時鐘信息,采用最窄脈沖檢測、實時鑒相和動態分頻技術進行時鐘提取,實時鑒相和選擇替換相結合進行設計;既實現了時鐘的精確快速提取,又保留了鎖相環的自我調節性,同時能夠更節省系統資源。
附圖說明
圖1為本實用新型一種多路自適應泛速率碼速調整裝置的原理圖;
圖2為本實用新型一種支路數據的時鐘提取模塊的原理圖。
具體實施方式
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于桂林電子科技大學,未經桂林電子科技大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201020675501.7/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:面向企業應用集成的軟硬件一體化SOA設備
- 下一篇:一種相位解調的接收器





