[實(shí)用新型]基于FPGA的高速電能質(zhì)量處理單元

有效

• 申請(qǐng)?zhí)枺?/td>: 201020657924.6
• 申請(qǐng)日: 2010-12-10
• 公開（公告）號(hào): CN201935967U
• 公開（公告）日: 2011-08-17
• 發(fā)明（設(shè)計(jì)）人: 姚東方;姚宏宇;任小寶;金耘嶺;王巍;李忠
• 申請(qǐng)（專利權(quán)）人: 南京燦能電氣自動(dòng)化有限公司
• 主分類號(hào): G01R31/00
• 分類號(hào): G01R31/00
• 代理公司: 南京蘇科專利代理有限責(zé)任公司 32102
• 代理人: 何朝旭

技術(shù)領(lǐng)域

本實(shí)用新型涉及一種基于FPGA的高速電能質(zhì)量處理單元，尤其是利用FPGA構(gòu)成的電能質(zhì)量前端數(shù)據(jù)并行處理單元，屬于供電監(jiān)測(cè)及嵌入式電子技術(shù)領(lǐng)域。

背景技術(shù)

當(dāng)前針對(duì)電力系統(tǒng)的電能質(zhì)量在線監(jiān)測(cè)系統(tǒng)應(yīng)用越來越廣，國(guó)內(nèi)外一批廠家針對(duì)市場(chǎng)需求開發(fā)了一系列電能質(zhì)量在線監(jiān)測(cè)裝置，目前市場(chǎng)上所見的電能質(zhì)量在線監(jiān)測(cè)裝置的信號(hào)采集及計(jì)算處理部分均采用DSP(數(shù)字信號(hào)處理器)來實(shí)現(xiàn)；例如：美國(guó)某公司采用ADI的ADSP21XX來實(shí)現(xiàn)信號(hào)采集及信號(hào)處理；國(guó)內(nèi)廠家有采用TI的TMS320MS2812及TMS320MS6713來實(shí)現(xiàn)信號(hào)采集及處理的方案。

DSP芯片，也稱數(shù)字信號(hào)處理器，是一種具有特殊結(jié)構(gòu)的微處理器。DSP芯片的內(nèi)部采用程序和數(shù)據(jù)分開的哈佛結(jié)構(gòu)，具有專門的硬件乘法器，廣泛采用流水線操作，提供特殊的DSP指令，可以用來快速地實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法。

與通用微處理器相比，DSP芯片的其他通用功能相對(duì)較弱些。DSP芯片的優(yōu)勢(shì)在于其簡(jiǎn)單易用，適合用于一般通用的數(shù)字信號(hào)處理場(chǎng)合；目前，在全球電子市場(chǎng)中，針對(duì)大用量的信號(hào)處理領(lǐng)域，不斷有廠家推出ASIC芯片解決方案，在提升性能的同時(shí)大幅降低了系統(tǒng)成本，例如，用于高清視頻采集的H.264解決方案，采用ASIC芯片方案的成本比實(shí)現(xiàn)相同功能的DSP方案成本降低了4倍，同時(shí)使得軟件開發(fā)工作量及難度大幅度降低，加快了產(chǎn)品的開發(fā)周期。

綜上所述，DSP芯片的優(yōu)勢(shì)在于高速的數(shù)據(jù)處理能力，從宏觀上看比較適合應(yīng)用于電能質(zhì)量在線監(jiān)測(cè)裝置中專門用于數(shù)據(jù)采集及數(shù)據(jù)處理。

但是，理論和實(shí)際應(yīng)用表明，DSP芯片作為數(shù)據(jù)采集和處理仍然存在一定問題，主要是：

(1)無法實(shí)現(xiàn)多通道并行處理。雖然DSP芯片本身的處理速度極快，但仍然是基于流水線的操作，并不能在硬件上實(shí)現(xiàn)真正的并行處理。

(2)DSP的通訊接口部分功能非常弱。若需要在DSP與主處理單元之間交互數(shù)據(jù)往往需要借助于雙端口RAM，而雙端口RAM本身并不可能做到足夠大，傳輸大數(shù)據(jù)量數(shù)據(jù)需要分多幀傳輸，傳輸效率極其低下，且增加了整體的系統(tǒng)成本。

(3)雖然具有快速的中斷處理和硬件I/O支持，但具體的數(shù)據(jù)處理算法仍然依賴于軟件編程，在處理上仍然存在一定的延時(shí)且響應(yīng)速度受制于軟件負(fù)荷。

(4)采樣速度受限。由于不具備硬件自處理能力，其對(duì)模擬信號(hào)輸入的采樣速度受限，基于外部中斷方式的采樣或基于查詢方式的采樣均不可能做到很高，目前國(guó)際國(guó)內(nèi)常見的采樣率大都為256點(diǎn)/周波或128點(diǎn)/周波。

(5)DSP芯片內(nèi)部存儲(chǔ)空間較小，大量的數(shù)據(jù)交換導(dǎo)致整個(gè)系統(tǒng)效率低下。按電能質(zhì)量監(jiān)測(cè)國(guó)家標(biāo)準(zhǔn)及國(guó)際標(biāo)準(zhǔn)要求，數(shù)據(jù)窗為10個(gè)周波數(shù)據(jù)，而DSP芯片本身受制于工藝及成本，片內(nèi)的SRAM空間一般不能大到足以支持對(duì)該數(shù)據(jù)窗進(jìn)行存儲(chǔ)，由此不得不將數(shù)據(jù)存儲(chǔ)于片外存儲(chǔ)器，處理時(shí)再從片外讀入進(jìn)行處理。而目前DSP芯片的外部存儲(chǔ)器大都速度不高，整個(gè)處理單元的速度瓶頸存在于外部總線接口上，從而造成DSP的整體處理效率低下。

由此可見，基于DSP的電能質(zhì)量數(shù)據(jù)采集和處理單元具有一些先天的局限性。

FPGA(Field?Programmable?Gate?Array)即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

FPGA采用了邏輯單元陣列LCA(Logic?Cell?Array)這樣一個(gè)新概念，內(nèi)部包括可配置邏輯模塊CLB(Configurable?Logic?Block)、輸出輸入模塊IOB(Input?Output?Block)和內(nèi)部連線(Interconnect)三個(gè)部分。