[實用新型]基于NAND陣列的高速大容量存儲板

有效

• 申請號: 201020649626.2
• 申請日: 2010-12-09
• 公開（公告）號: CN201955772U
• 公開（公告）日: 2011-08-31
• 發明（設計）人: 戴榮;陰陶;白湘洲;林峰
• 申請（專利權）人: 成都傅立葉電子科技有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06
• 代理公司: 成都天嘉專利事務所(普通合伙) 51211
• 代理人: 毛光軍

技術領域

本實用新型涉及一種基于NAND陣列的高速大容量存儲板，屬于數據存儲技術領域。

背景技術

隨著電子技術的快速發展，各嵌入式系統領域對于數據處理能力的要求越來越高，數據存儲作為一種主要的數據處理技術在其存儲速度和容量上迫切地需要提高。在某些較特殊領域如信號采集記錄儀中對數據的存儲速度和容量都有較高要求，基于各種存儲介質的高速海量存儲器應需求而生。目前市場上的大容量存儲解決方案主要有磁盤陣列、固態盤和基于NAND陣列的存儲板。磁盤陣列具有大容量高速的特性但是其體積大、不抗震動。固態盤抗震動、體積小但是且速度不穩定。基于NAND陣列的存儲板聚集了這兩種存儲方案的優點，具有容量大、速度快、體積小和抗震動的特性。

發明內容

為了克服了以往存儲系統速度低、容量小、不抗震動的缺點，本實用新型提供了一種基于NAND陣列的高速大容量存儲板，并且還具有容量可定制的優點。

為實現上述技術效果，本實用新型的技術方案如下：

基于NAND陣列的高速大容量存儲板，包括FPGA模塊、DSP模塊、NAND陣列模塊、配置芯片模塊、鐵電存儲器模塊和nor?閃存模塊，以及為各模塊供電的電源管理模塊、其特征在于：FPGA的通用輸入、輸出引腳分別與NAND陣列、兩個輔助存儲器、配置芯片、DSP相連接。其連接方式如圖1所示。

在FPGA內部還有與外部通訊的通訊接口，FPGA上電后監聽MGT接口上的命令和數據，并交DSP處理，所述命令為擦除命令、讀取命令或模式切換命令。

DSP收到的擦除命令的處理過程為順序對NAND地址空間啟動擦除操作并在擦除過程中記錄壞塊信息，維護壞塊列表并用于地址映射。

當收到讀取命令，DSP配置讀取的起始地址然后啟動FPGA讀取操作過程。

DSP收到的模式切換命令是通過配置FPGA寄存器在FPGA內部邏輯實現。

所述通訊接口為FPGA通過內部例化MGT核實現與外部的通訊接口。

所述DSP為數字信號處理器。

所述配置芯片為PROM。

電源管理模塊向存儲板提供各個模塊所需電源，使存儲板能正常工作。

NAND陣列是由多個NAND芯片（閃存的一種）并聯或者串聯組成的NAND芯片組，本實用新型中NAND陣列作為主要的存儲媒介是數據的最終載體，外部數據被存儲到NAND陣列并可以根據需要回讀。

鐵電存儲器做為輔助存儲芯片，主要功能是標識NAND芯片中的壞塊。

NOR閃存用于存儲外部連續地址對應的非連續NAND地址，用于地址的映射。

本實用新型主要邏輯控制芯片FPGA的主要邏輯結構如圖2所示：主要邏輯包括NAND控制器、RS編解碼模塊（一種線性編碼方式）、數據收發MGT（高速串行傳送器）接口和控制狀態機四個部分，各部分功能描述如下：

NAND控制器是FPGA內部狀態機，實現NAND芯片的讀寫時序，向其他模塊提供簡單的NAND訪問接口，所有的NAND操作過程包括讀取、存儲和擦除都是由NAND控制器實現。

RS編解碼模塊用于校驗寫入數據和讀取數據的一致性。

數據收發MGT接口是本實用新型與外部的通訊接口，本實用新型通過MGT接口以自定義命令的方式實現與外部的通訊過程。

控制狀態機負責讀取、存儲過程中的各模塊協調工作，主要控制各模塊順序啟動實現數據的正確讀取、存儲過程。

DSP作為系統主控芯片負責解析來自MGT接口的命令，根據接收到的命令配置FPGA內部寄存器和啟動相應操作過程，DSP的工作流程如圖3所示。DSP還負責在操作過程中記錄NAND壞塊信息，更新地址列表實現地址映射。

本實用新型有兩種工作模式--存儲模式和讀取模式：本實用新型只有處于存儲模式下才把從MGT收到的數據順序存儲到NAND陣列，只有處于讀取模式下才響應DSP啟動讀取過程的配置從NAND讀取數據并從MGT發送出去。這就要求在存儲數據前需要發送一個切換到存儲模式的命令給本存儲系統，DSP收到這個命令配置FPGA為存儲模式，FPGA把后續收到的數據順序存儲到NAND陣列；同樣外部在發送讀取數據命令前需要發送一個切換到讀取模式的命令。

本實用新型的優點在于：