[實用新型]一種通用串行接口電路

無效

• 申請?zhí)枺?/td>: 201020534056.2
• 申請日: 2010-09-19
• 公開（公告）號: CN201804327U
• 公開（公告）日: 2011-04-20
• 發(fā)明（設計）人: 職春星;吳鈺淳;周正偉
• 申請（專利權）人: 昆山芯視訊電子科技有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 上海信好專利代理事務所(普通合伙) 31249
• 代理人: 張妍

技術領域

本實用新型涉及一種通用串行接口電路，尤其涉及一種低功耗USB2.0電路。

背景技術

USB2.0具有傳輸速率高，連接、攜帶方便，可以熱插拔，標準統(tǒng)一，可以連接多個設備等特點，成為應用最為廣泛，也最為成功的高速串行接口。每年USB設備出貨量高達數(shù)十億，市場容量巨大。

全球各個公司使用的傳統(tǒng)USB2.0的電路圖如圖1所示，該USB電路包含電路連接的模擬前端模塊1、高速延遲鎖相環(huán)模塊2、彈力緩沖器模塊3、數(shù)據(jù)選擇模塊4、反向非歸零譯碼模塊5、比特抽取模塊6、接收寄存器、接收狀態(tài)機8、全速延遲鎖相環(huán)和數(shù)據(jù)恢復模塊9、發(fā)送狀態(tài)機10、發(fā)送寄存器、比特插入模塊12、反向非歸零編碼模塊13、外部晶振14、時鐘倍頻器15、控制邏輯器16。

所述的模擬前端模塊1包含高速接收/發(fā)送模塊11和全速接收/發(fā)送模塊12；所述的高速接收/發(fā)送模塊11包含接收模塊111、狀態(tài)控制模塊112、發(fā)送模塊113；所述的全速接收/發(fā)送模塊12包含接收模塊121、狀態(tài)控制模塊122、發(fā)送模塊123。

所述的接收寄存器包含接收移位寄存器71和接收保持寄存器72。

所述的發(fā)送寄存器包含發(fā)送移位寄存器111和發(fā)送保持寄存器112。

簡要的接收過程如下：輸入的差分信號經(jīng)過高/全速數(shù)據(jù)時鐘恢復、緩沖、反向非歸零譯碼、比特抽出、串并轉換后，輸出16位信號送到USB2.0控制邏輯器。

簡要的發(fā)送過程如下：USB2.0控制邏輯器輸出16位信號，然后經(jīng)過并串轉換、比特插入、反向非歸零編碼后發(fā)送到差分數(shù)據(jù)線上。

傳統(tǒng)的USB2.0物理層架構采用過采樣數(shù)據(jù)時鐘恢復，所以大量電路工作在480MHz的頻率下，功耗很大，在高速收發(fā)模式下正常功耗在55?mA以上，對于低功耗、高精度應用場合并不適合。

實用新型內容

本實用新型提供的一種通用串行接口電路，其功耗比國際上主流產品功耗降低70%以上，適用于低功耗、高精度應用場合。

為了達到上述目的，本實用新型提供一種通用串行接口電路，該通用串行接口電路包含電路連接的模擬前端模塊、突發(fā)模式時鐘數(shù)據(jù)恢復電路、彈力緩沖器模塊、數(shù)據(jù)選擇模塊、反向非歸零譯碼模塊、比特抽取模塊、接收寄存器、接收狀態(tài)機、全速延遲鎖相環(huán)和數(shù)據(jù)恢復模塊、發(fā)送狀態(tài)機、發(fā)送寄存器、比特插入模塊、反向非歸零編碼模塊、外部晶振、時鐘倍頻器、控制邏輯器。

采用突發(fā)模式時鐘數(shù)據(jù)恢復電路代替了背景技術中的高速延遲鎖相環(huán)模塊來進行數(shù)據(jù)恢復，大大降低了功耗同時減小了面積。

所述的突發(fā)模式時鐘數(shù)據(jù)恢復電路包含電路連接的門控振蕩器組、鎖相環(huán)模塊和D觸發(fā)器。

所述的門控振蕩器組包含第一門控振蕩器和第二門控振蕩器。

所述的鎖相環(huán)模塊包含電路連接的第三門控振蕩器、相位頻率檢測器和充電泵和濾波器。

該突發(fā)模式時鐘數(shù)據(jù)恢復電路還包含電路連接第二門控振蕩器的門控信號輸入端的反相器。

該突發(fā)模式時鐘數(shù)據(jù)恢復電路還包含或非門，該或非門的輸入端分別電路連接所述第一門控振蕩器和第二門控振蕩器的輸出端，該或非門的輸出端電路連接所述D觸發(fā)器的時鐘信號端。

所述突發(fā)模式時鐘數(shù)據(jù)恢復電路的具體工作原理如下：鎖相環(huán)模塊產生頻率控制信號提供給第一門控振蕩器和第二門控振蕩器，輸入數(shù)據(jù)及其通過反相器后的反向信號分別作為兩個門控振蕩器的門控信號，則第一門控振蕩器和第二門控振蕩器輸出的恢復時鐘經(jīng)過或非門組合成完整的恢復時鐘分別同步到輸入數(shù)據(jù)的上升沿和下降沿，同時分別僅在輸入數(shù)據(jù)的低電平和高電平時間內輸出恢復時鐘；第一門控振蕩器和第二門控振蕩器輸出的恢復時鐘經(jīng)過或非門組合成完整的恢復時鐘輸入到D觸發(fā)器的時鐘信號端，該時鐘信號與數(shù)據(jù)的上升以及下降沿同步，所以這里用來同步輸入數(shù)據(jù)。

所述的第一門控振蕩器和第二門控振蕩器分別包含電路連接的反相器環(huán)和門控或非門，所述的反相器環(huán)包含若干級串聯(lián)的反相器，第一級反相器的輸入端連接門控或非門的輸出端，頻率控制信號分別輸入到反相器，門控信號輸入到門控或非門；所述的門控信號是輸出時鐘門控信號，當該信號為高時，門控振蕩器的輸出信號被強制拉低（反相器環(huán)路振蕩器復位），沒有時鐘信號輸出，當該輸出時鐘門控信號為低時，反相器環(huán)路振蕩器開始工作，初始電平為低。以這種方式，輸入數(shù)據(jù)作為門控信號使得其變化邊沿對門控振蕩器的輸出進行“門控”，從而達到恢復時鐘和輸入數(shù)據(jù)的邊沿同步。

本實用新型采用了新的數(shù)據(jù)接收鏈路，使得功耗大大減小。

附圖說明

圖1是背景技術中USB電路的電路結構圖。