[實用新型]采樣值時間標定裝置

有效

• 申請號: 201020512398.4
• 申請日: 2010-09-01
• 公開（公告）號: CN201887543U
• 公開（公告）日: 2011-06-29
• 發明（設計）人: 陸天健;楊威;吳曉博
• 申請（專利權）人: 中國電力科學研究院;積成電子股份有限公司
• 主分類號: H02J13/00
• 分類號: H02J13/00;H04L1/00;H04L12/26
• 代理公司: 北京安博達知識產權代理有限公司 11271
• 代理人: 徐國文

技術領域

本實用新型屬于智能變電站檢測領域，具體涉及一種采樣值時間標定裝置。

背景技術

隨著智能變電站及數字化變電站的發展，出現了一些新的被測設備，例如合并單元；用以對來自二次轉換器的電流和/或電壓數據進行時間相干組合的物理單元，它可以是現場互感器的一個組件，也可以是一個獨立單元。合并單元(Merging?Unit)是針對電子互感器，為智能電子設備提供一組時間同步(相關)的電流和電壓采樣值，而在GB/T?20840.8中首次定義的。其主要功能是通過一臺合并單元(MU)，匯集/或合并多個電子式互感器的數據，取得電力系統電流和電壓瞬時值后以確定的數據品質(如IEC61850-9-1、IEC61850-9-2或者GOOSE信息的格式)傳輸到電力系統電氣測量儀器和繼電保護裝置；其每個數據通道可以承載一臺和/或多臺的電子式電流和/或電子式電壓互感器的采樣值數據。由于合并單元會出現傳輸延時的現象，所以各個合并單元在投入電力系統使用之前，通常需要利用一種可以測試傳輸延時誤差的測量裝置，如果不預先進行測量則直接使用，輕則使電力系統發生故障，不能正常使用；重則造成電力系統的大面積停電，影響人們的正常工作和生活。

傳輸延時是指從電壓電流模擬量輸入合并單元至IEC61850-9-1或者IEC61850-9-2信息發出之間的延時，由于合并單元是在智能電網、和智能變電站后出現的新設備，所以現有技術中并沒有合并單元的測量設備。按照電力系統的標準，通常要求被測設備的傳輸延時誤差不能超過10us，如果該被測設備的傳輸誤差超過該標準，則該設備不能使用。為了克服上述缺陷，迫切的需要本領域的技術人員開發出一款能夠測試合并單元傳輸延時的高精度設備。

實用新型內容

為了解決現有技術的上述缺陷，本實用新型的目的在于提出一種能夠測量傳輸延時的高精度的采樣值時間標定裝置。

本實用新型是通過下述技術方案實現的：

一種采樣值時間標定裝置，其特征在于：該裝置包括CPU微處理器、FPGA單元、精確計時器、網卡接收器和網卡發送器，所述CPU微處理器分別與網卡接收器、FPGA單元及網卡發?送器相連，所述FPGA單元分別與網卡接收器、CPU微處理器和精確計時器相連，所述精確計時器連接有一GPS時鐘。

本實用新型較優選的技術方案為，所述網卡接收器接收來自于被測合并單元的報文信息。

本實用新型更優選的技術方案為，所述網卡接收器所接收的報文信息有三種：即IEC61850-9-1格式的信息、IEC61850-9-2格式的信息和GOOSE信息。

本實用新型的有益效果是：該采樣值時間標定裝置是由硬件裝置記錄通信報文的時標，實現高精度的測量傳輸延時的設備，精度可達到10us，具有結構簡單、使用操作方便等優點。

附圖說明

圖1是本實用新型標定裝置的整體結構示意圖；

圖2是標定裝置測量傳輸延時的原理圖。

具體實施方式

下面結合附圖對本實用新型的采樣值時間標定裝置做進一步的詳細說明。

如圖1所示，該裝置包括CPU微處理器、FPGA(Field-Programmable?Gate?Array，即現場可編程門陣列)單元、精確計時器、網卡接收器和網卡發送器，所述CPU微處理器分別與網卡接收器、FPGA單元及網卡發送器相連，所述FPGA單元分別與網卡接收器、CPU微處理器和精確計時器相連，精確計時器還連接有一外部GPS時鐘。

下面簡述各部件的功能和原理：

CPU微處理器的功能是：1)向網卡接收器發出控制信號，控制網卡接收器接收網絡報文；2)控制FPGA單元為數據加上時間標記；3)向網卡發送器發送數據，控制網卡發送器將數據輸出。

FPGA單元的功能是：為數據加上時間標記。

精確計時器的功能是：向FPGA單元提供時間標記。

網卡接收器的功能是：接收網絡報文并將對其進行FCS解碼。

網卡發送器的功能是：對數據進行FCS編碼后輸出數據。