[實用新型]新型回答概率測試儀

有效

• 申請號: 201020503500.4
• 申請日: 2010-08-25
• 公開（公告）號: CN201804106U
• 公開（公告）日: 2011-04-20
• 發明（設計）人: 任宏偉
• 申請（專利權）人: 天津七六四通信導航技術有限公司
• 主分類號: G01S7/40
• 分類號: G01S7/40;G01S13/08;H04B1/10
• 代理公司: 天津中環專利商標代理有限公司 12105
• 代理人: 王鳳英

技術領域

本實用新型涉及航空測距設備，尤其涉及一種新型回答概率測試儀。

背景技術

回答概率測試儀是近程導航臺(TACAN)及航空測距設備(DME)的專用測試儀器。它與標準信號發生器相配合，用來測量塔康地面臺或DME接收機的靈敏度及回答概率。目前的回答概率測試儀只能提供一路詢問信號，用于測量接收機回答概率，不能滿足DME設備對遠回波抑制、近回波抑制、8us恢復時間、譯碼性能指標的測試要求。

發明內容

鑒于上述現有技術狀況，本實用新型的目的是提供一種新型回答概率測試儀。該新型回答概率測試儀采用現場可編程門陣列FPGA+單片機架構，同時，在與單片機連接的PC機上安裝有測試軟件，即可滿足和實現DME設備對測試儀器的要求。

本實用新型為實現上述目的所采取的技術方案是：一種新型回答概率測試儀，它包括嵌入在測試盒體里的測試電路，其特征在于：測試電路包括單片機、晶體振蕩器和由分頻器、延時器、編碼脈沖發生器A、編碼脈沖發生器B、選擇器、延時及門形成電路和計數器構成的現場可編程門陣列FPGA，其中：單片機分別與現場可編程門陣列FPGA的延時器、編碼脈沖發生器A、編碼脈沖發生器B、選擇器、延時及門形成電路相連接，單片機與PC機連接，晶體振蕩器與現場可編程門陣列FPGA的分頻器相連接。

本實用新型所產生的有益效果是：該測試儀可同時提供兩路詢問信號，并可隨意控制兩信號的前后位置和距離，可測量遠回波抑制、近回波抑制、8us恢復時間、譯碼性能等指標。從而滿足DME設備對測試儀器的要求。

附圖說明

圖1是本實用新型電路連接原理框圖。

圖2是本實用新型前面板接口設置示意圖。

圖3是本實用新型與外部設備連接示意圖。

圖4是本實用新型測試軟件在PC機界面顯示示意圖。

具體實施方式

以下結合附圖對本實用新型作進一步說明。

參照圖1，新型回答概率測試儀包括包括嵌裝在測試盒里的測試電路，測試電路包括單片機、晶體振蕩器和由分頻器、延時器、編碼脈沖發生器A、編碼脈沖發生器B、選擇器、延時及門形成電路和計數器構成的現場可編程門陣列FPGA，其中：單片機分別與現場可編程門陣列FPGA的延時器、編碼脈沖發生器A、編碼脈沖發生器B、選擇器、延時及門形成電路相連接，單片機與PC機連接，晶體振蕩器與現場可編程門陣列FPGA的分頻器相連接。

以上器件功能如下：

單片機：整個電路的控制核心，用于和外部PC機通訊，并完成測量任務。

分頻器：控制調試脈沖信號的數量，可通過單片機設置。

編碼脈沖發生器A：產生調制脈沖信號，可通過單片機設置脈沖間隔。

編碼脈沖發生器B：產生調制脈沖信號，可通過單片機設置脈沖間隔，在實踐上一般落后于編碼脈沖發生器A產生的調制脈沖信號。

延時器：控制編碼脈沖發生器B落后編碼脈沖發生器A的時間，可通過單片機設置。

選擇器：根據測試項目選擇確定正常詢問信號和干擾脈沖信號。延時及門形成電路：產生落后于正常詢問脈沖信號50μs(X模式)，56μs(Y模式)的4μ脈沖。

計數器：測量回答脈沖的輸出數。

現場可編程門陣列FPGA型號為EP1C12Q24017N，單片機型號為AT89S8253。

通過圖1可以看出，來自DME主機的編碼脈沖信號如果在時間上和延時及門形成電路產生的脈沖重合，則可以認為該脈沖為回答信號。計數器測得的脈沖數除以編碼脈沖發生器產生詢問脈沖數便是DME設備的回答概率。

回答概率測試儀采用FPGA+單片機架構，單片機完成與PC機的串口通訊，和對整個測試電路的控制，利用FPGA器件構建分頻器、延時器、編碼脈沖發生器、選擇器、計數器、延時及門形成電路，通過數據總線和地址總線(圖1中粗體箭頭)完成和單片機的通訊。其中，FPGA內部的分頻器、延時器、編碼脈沖發生器、選擇器、計數器、延時及門形成等電路利用VHDL語言編寫，定制性強，調試靈活、方便。單片機利用C語言編寫，實現對整個測試系統的控制。

參照圖2，測試盒的前面板上設有用于與外部設備相連接的計數輸入端口、回答信號端口、調制信號A端口、調制信號B端口、編碼端口、電源端口及串口。

計數輸入端口：將所測試信號接至該端口并進行脈沖計數。

回答信號端口：回答信號輸出端口，接至計數輸入端口進行計數。

調制信號A端口：調制脈沖輸出端口，輸出調制脈沖對(正常詢問信號)。