[實用新型]一種RFID基站處理器

無效

• 申請?zhí)枺?/td>: 201020246119.4
• 申請日: 2010-07-02
• 公開（公告）號: CN201733449U
• 公開（公告）日: 2011-02-02
• 發(fā)明（設計）人: 何煒燊;劉維桂;江伏才
• 申請（專利權）人: 東莞市依時利科技有限公司
• 主分類號: H04W88/08
• 分類號: H04W88/08;G06K7/00
• 代理公司: 東莞市華南專利商標事務所有限公司 44215
• 代理人: 梁永宏

技術領域

本實用新型涉及RFID技術領域，尤其涉及一種RFID基站處理器。

背景技術

現(xiàn)有技術中，通過RFID(Radio?Frequency?Identification，射頻識別)閱讀器采集RFID信號(電子標簽數(shù)據(jù))，并通過有線傳輸?shù)姆绞絺鬏數(shù)椒掌鞫说闹鳈C上；通過攝像機采集視頻信號，然后通過有線傳輸?shù)姆绞絺鬏數(shù)椒掌鞫说闹鳈C上；主機對RFID信號和視頻信號進行處理。現(xiàn)有技術存在如下缺陷：RFID閱讀器和攝像機均通過有線方式傳輸信號，需要鋪設有線線路，整個信號處理系統(tǒng)的建設成本高，維護成本高。

實用新型內容

本實用新型提供一種能夠整合視頻信號和RFID信號的RFID基站處理器，該RFID基站處理器將ARM處理器電路、視頻采集電路、RFID接口電路、無線傳輸電路整合在一起，通過無線方式將數(shù)據(jù)傳輸?shù)椒掌鞫耍軌蚪档驼麄€信號處理系統(tǒng)的建設成本和維護成本。

一種RFID基站處理器，包括用于整合視頻信號和RFID信號的ARM處理器電路、用于采集視頻信號的視頻采集電路、用于采集RFID信號的RFID接口電路、無線傳輸電路，ARM處理器電路包括S3C6410芯片，視頻采集電路的視頻信號輸出端與ARM處理器電路的視頻信號輸入端連接，RFID接口電路的RFID信號輸出端與ARM處理器電路的RFID信號輸入端連接，無線傳輸電路的無線信號輸入端與ARM處理器電路的無線信號輸出端連接。

其中，無線傳輸電路包括GPRS接口電路，GPRS接口電路包括SP3232芯片。

其中，無線傳輸電路包括WIFI電路，WIFI電路包括WM-G-MR-09芯片。

其中，ARM處理器電路包括第一DDR?RAM電路和第二DDR?RAM電路，第一DDR?RAM電路、第二DDR?RAM電路均與ARM處理器電路的存儲接口連接，第一DDR?RAM電路和第二DDR?RAM電路均包括K4X51163PC-LGC3芯片。

其中，ARM處理器電路包括FLASH電路，F(xiàn)LASH電路與ARM處理器電路的存儲接口連接，F(xiàn)LASH電路包括K9LAG08U0M芯片。

其中，ARM處理器電路包括第一接口電路、第二接口電路和第三接口電路，第一接口電路、第二接口電路和第三接口電路均包括CON?100端子。

其中，還包括以太網接口電路，以太網接口電路包括DM9000AE芯片，以太網接口電路與ARM處理器電路的以太網信號端連接。

其中，還包括RFID閱讀器電路，RFID閱讀器電路包括NRF24LE1芯片，RFID閱讀器電路的信號輸出端與RFID接口電路的信號輸入端連接。

其中，還包括電源電路，電源電路包括LM2676芯片，電源電路的電源輸出端與ARM處理器電路的電源輸入端、視頻采集電路的電源輸入端、RFID接口電路的電源輸入端、無線傳輸電路的電源輸入端、RFID閱讀器電路的電源輸入端連接。

本實用新型有益效果：本實用新型包括ARM處理器電路、視頻采集電路、RFID接口電路、無線傳輸電路，ARM處理器電路包括S3C6410芯片，視頻采集電路的視頻信號輸出端與ARM處理器電路的視頻信號輸入端連接，RFID接口電路的RFID信號輸出端與ARM處理器電路的RFID信號輸入端連接，無線傳輸電路的無線信號輸入端與ARM處理器電路的無線信號輸出端連接。ARM處理器電路的S3C6410芯片整合視頻信號和RFID信號，并將整合后的信號通過無線傳輸電路發(fā)送到服務器端，技術方案將ARM處理器電路、視頻采集電路、RFID接口電路、無線傳輸電路整合在一起，能夠降低整個信號處理系統(tǒng)的建設成本和維護成本，且該RFID基站處理器性價比高。

附圖說明

圖1為本實用新型的WIFI電路的電路圖。

圖2為本實用新型的電源電路的電路圖。

圖3為本實用新型的視頻采集電路的電路圖。

圖4為本實用新型的GPRS接口電路的電路圖。

圖5為本實用新型的RFID接口電路的電路圖。

圖6為本實用新型的以太網接口電路的電路圖。

圖7為本實用新型的RFID閱讀器電路的電路圖。

圖8為本實用新型的ARM處理器第一連接電路的電路圖。

圖9為本實用新型的ARM處理器第二連接電路的電路圖。

圖10為本實用新型的ARM處理器第三連接電路的電路圖。

圖11為本實用新型的ARM處理器第四連接電路的電路圖。

圖12為本實用新型的第一DDR?RAM電路的電路圖

圖13為本實用新型的第二DDR?RAM電路的電路圖