[實用新型]用于風電變流器內的數據收發電路

無效

• 申請號: 201020226925.5
• 申請日: 2010-06-17
• 公開（公告）號: CN201708803U
• 公開（公告）日: 2011-01-12
• 發明（設計）人: 譚福陽;史曉斌
• 申請（專利權）人: 沈陽瑞祥風能設備有限公司
• 主分類號: H04B10/24
• 分類號: H04B10/24;H04B10/12;H02M1/44
• 代理公司: 沈陽圣群專利事務所 21221
• 代理人: 王憲忠

技術領域

本實用新型涉及一種數據收發電路，尤其涉及一種風力發電變流器內控制電路和驅動監測電路之間數據傳輸用的用于風電變流器內的數據收發電路。

背景技術

風電變流器的控制部分具有產生IGBT的驅動信號和監測各種狀態故障信號等功能，為了防止強電部分的干擾，往往安裝在獨立于主電路的位置。而驅動監測電路部分，為了獲得良好的驅動監測性能，往往安裝在離IGBT等功率開關器件很近的位置。因此，這兩部分之間存在一定的距離，需要數據傳輸。

目前，風力發電變流器內的控制電路和驅動監測電路之間的數據傳輸電路傳輸介質普遍采用的是信號線纜。信號線纜的缺點是信號傳輸距離短，信號易受干擾，不利于強弱電的電氣隔離，傳輸速度低。

實用新型內容

為了解決上述技術問題本實用新型提供一種用于風電變流器內的數據收發電路，目的在于使變流器內的控制電路和驅動監測電路之間的數據傳輸電路之間信號傳輸不受干擾。

為達上述目的，本實用新型用于風電變流器內的數據收發電路，包括風機變流器控制電路端的數據傳輸處理電路和風機變流器驅動監測電路端的數據傳輸處理電路，風機變流器控制電路端的數據傳輸處理電路和風機變流器驅動監測電路端的數據傳輸處理電路之間通過雙芯光纖連接；風機變流器控制電路端的數據傳輸處理電路和風機變流器驅動監測電路端的數據傳輸處理電路由下述結構構成：與雙芯光纖連接的光纖接收器和光纖發射器，光纖接收器與接收輔助電路連接，接收輔助電路與收發控制器連接，光纖發射器與發射輔助電路連接，發射輔助電路也與收發控制器連接。

所述的收發控制器為CPLD或FPGA。

本實用新型的優點效果：采用雙芯光纖作為數據傳輸介質，兩端的數據傳輸處理電路均采用獨立的收發電路工作于全雙工通信狀態，收發互不影響，收發電路由光纖收發器和相應的輔助電路組成，通信方式采用串行通信，每幀數據格式可編程自定義，發送方數據的并串轉換和接收方數據的串并轉換以及數據格式定義、通信細節等工作由CPLD或FPGA等芯片完成，保證轉換的高速性與靈活性。光纖數據傳輸速度可達到10兆位每秒甚至更高，高于信號線纜幾個數量級；信號衰減小，傳輸距離遠，1毫米線徑的塑料光纖傳輸距離可達50米，0.2毫米線徑的硬包層石英光纖傳輸距離可達500米；抗干擾能力強；強弱電電氣隔離；通信格式等可編程自定義、無需改變硬件即可修改。

附圖說明

圖1是本實用新型的結構框圖。

圖2是本實用新型的一種示例電路圖。

圖中：1、雙芯光纖；2、光纖發射器；3、光纖接收器；4、接收輔助電路；5、發射輔助電路；6、收發控制器；7、風機變流器控制電路端的數據傳輸處理電路；8、風機變流器驅動監測電路端的數據傳輸處理電路。

具體實施方式

下面結合附圖對本實用新型作進一步說明。

如圖1所示，本實用新型用于風電變流器內的數據收發電路，用于風電變流器內的數據收發電路，包括風機變流器控制電路端的數據傳輸處理電路和風機變流器驅動監測電路端的數據傳輸處理電路，風機變流器控制電路端的數據傳輸處理電路和風機變流器驅動監測電路端的數據傳輸處理電路之間通過雙芯光纖連接；風機變流器控制電路端的數據傳輸處理電路和風機變流器驅動監測電路端的數據傳輸處理電路由下述結構構成：與雙芯光纖連接的光纖接收器和光纖發射器，光纖接收器與接收輔助電路連接，接收輔助電路與收發控制器連接，光纖發射器與發射輔助電路連接，發射輔助電路也與收發控制器連接；收發控制器為CPLD或FPGA。

圖2中RX1為光纖接收器，型號為HFBR-2528，將接收的光信號轉變成電信號；TX1為光纖發射器，型號為HFBR-1528，將電信號轉變成光信號發送出去；IC1為3.3V和5V電平的轉換芯片，這種光纖收發電路考慮了光纖收發器可能與收發控制器的工作電平不同的情況，如果電平相同則可以省略IC1轉換芯片；IC2為反相器，型號為74LS04，用來轉換電平和增加驅動能力；電阻R1、R2、R3、電容C1、C2與IC2和IC1一起構成收、發輔助電路，收、發輔助電路也可以采用其他形式，如HFBR2528器件手冊中介紹的輔助電路等，這里僅示例輔助電路的一種。U1為收發控制器，采用的是FPGA，型號為EP1C3T144，U1也可以采用CPLD或單片機等；U2為FPGA的復位芯片STC811，可穩定的自動和手動復位，方便調試；U3為FPGA的配置芯片，用來存儲程序，通信方式和格式可編程自定義；JP1為FPGA的JTAG變成下載接口，用來下載程序；Y1為FPGA的有源晶振，為其提供時鐘信號；電阻R4、R5、R6為程序下載接口輔助作用。