[實用新型]π/4DQPSK無線收發系統的建模模型

有效

• 申請號: 201020171697.6
• 申請日: 2010-04-27
• 公開（公告）號: CN201749464U
• 公開（公告）日: 2011-02-16
• 發明（設計）人: 楊磊
• 申請（專利權）人: 楊磊
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 王瑩;賈海瑩

技術領域

本實用新型涉及無線通信技術領域，特別涉及一種π/4DQPSK無線收發系統的建模模型。

背景技術

隨著SOC芯片(System-on-Chip，簡稱SOC)技術的發展，芯片的功能越來越復雜，因此對SOC系統的建模和仿真提出了更高的要求。在目前的技術條件下，數字電路的設計和仿真已經高度自動化，但是模擬射頻電路的仿真還是自底向上設計的，即由晶體管級到系統級進行設計，這種設計方法速度很慢，芯片設計的周期較長，效率較低。因此很多人都開始研究如何從系統級開始設計SOC系統，自系統級設計直至晶體管和版圖級，以大大地加快設計的進程。混合描述語言的出現，尤其是VHDL-AMS和Verilog-A的出現使得這種自頂向下的設計成為可能，VHDL-AMS和Verilog-A可以描述數字模塊和模擬模塊的功能，對這些模塊的描述用于實現物理電路。

然而，現有技術只是把SOC系統用極為抽象的模型描述出來，并沒有對射頻模塊進行仿真分析，并且在系統建模的過程中，人們對抖動噪聲等噪聲源進行了建模，但是對于白高斯噪聲(Additive?WhiteGaussian?Noise，簡稱AWGN)等卻并沒有進行建模和實現，其原因是在VHDL-AMS等語言中并沒有適合的命令來對白高斯噪聲進行建模。

實用新型內容

(一)要解決的技術問題

本實用新型要解決的技術問題是通過對整個系統的建模，可以快速仿真獲得系統的性能，從而加快對系統自頂向下的設計速度，縮短芯片設計周期，提高效率。

(二)實用新型內容

為了解決上述技術問題，本實用新型提供了一種π/4DQPSK無線收發系統的建模模型，包括：

用建模方法實現的發射機模型，接收機模型和數據源模型，用建模方法實現的考慮了高斯噪聲信號的無線信道模型。

其中，所述無線信道模型具體包括：

放大延時模塊，用于將接收到的射頻信號進行延時和放大/削弱處理；

高斯噪聲產生模塊，用于產生功率可調的高斯噪聲信號；

加法器模塊，用于將處理后的射頻信號與所述高斯噪聲信號進行相加。

所述高斯噪聲產生模塊按照如下公式產生高斯噪聲信號：

其中X為高斯噪聲信號，U1、U2為變量。

所述無線信道模型的最小仿真時間步長和最大仿真時間步長被設置為相等，且所述最小仿真時間步長等于高斯噪聲信號產生進程的觸發延時值。

其中，所述接收機模型具體包括：

前端處理模塊，用于對接收到的所述無線信道模型發送的信號進行處理得到(I，Q)信號；

解調器，用于對所述(I，Q)信號進行解調；對解調后的信號進行閾值監測得到接收到的信號的0或1值。

所述解調器使用如下公式對所述(I，Q)信號進行解調，

A_k＝sign(cosθ_k)＝sign(Q_kQ_k-1+I_kI_k-1)

B_k＝sign(sinθ_k)＝sign(I_k-1Q_k-I_kQ_k-1)。

所述發射機模型、數據源模型、無線信道模型和接收機模型使用VHDL-AMS語言建模實現。

(三)有益效果

本實用新型的技術方案具有如下有益效果：本實用新型提供的π/4DQPSK無線收發系統的建模模型使用VHDL-AMS語言建模實現。本實用新型能夠使得在設計初期，通過仿真能很快得到整個π/4DQPSK無線收發系統的性能分析，有效幫助無線通信設計人員進行自頂向下的系統設計，大大加快芯片的設計進程，縮短芯片設計周期，提高芯片設計的效率。

附圖說明

圖1是本實用新型實施例的π/4DQPSK無線收發系統的建模模型的結構框圖；

圖2是本實用新型實施例的發射機模型結構示意圖；

圖3是本實用新型實施例的對發射機模型的建模步驟流程圖；

圖4是本實用新型實施例的無線信道模型結構示意圖；

圖5是本實用新型實施例的對無線信道模型的建模步驟流程圖；

圖6是本實用新型實施例的無線信道模型產生高斯隨機噪聲的分布曲線圖；

圖7是本實用新型實施例的接收機模型結構示意圖；

圖8是本實用新型實施例的對接收機模型中的(I，Q)解調器的建模步驟流程圖；