[實用新型]改進型編程器I/O保護電路

有效

• 申請號: 201020166645.X
• 申請日: 2010-04-16
• 公開（公告）號: CN201656462U
• 公開（公告）日: 2010-11-24
• 發明（設計）人: 周立功
• 申請（專利權）人: 廣州致遠電子有限公司
• 主分類號: H02H9/02
• 分類號: H02H9/02
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型應用于通用編程器領域，更具體地說是涉及一種通用編程器I/O口保護電路方案。

背景技術

隨著電子工業的發展，芯片的容量越來越大，讀寫速度越來越快，隨之對編程器的要求也變得越來越苛刻。而通用編程器為能適應各種芯片的編程要求，需要有非常靈活的編程器引腳，通常要求編程器編程引腳可以實現在高速數字信號輸入輸出以及多路電源輸出間進行靈活切換。因此其電路便需要能夠對高壓電源及內部高速時序邏輯進行有效隔離，以保證編程引腳用作電源輸出高壓時不會損壞編程器電路的其他系統，同時不能影響高速數字信號的輸出質量。

傳統的方法是通過電阻及電容進行隔離(如附圖4)。通過一個較大阻值的電阻隔離在時序邏輯電路與電源開關陣列之間，當電源開關陣列選通時，編程引腳用作電源輸出，此時由電阻R₁及二極管D₁將時序邏輯電路接口DIO端的電壓箝位在額定電壓之內，以保證時序邏輯電路的安全。而串接一較大電阻后，會直接影響數字信號的邊沿速度，因此就很難滿足目前大容量高速芯片對編程速度的要求。為彌補較大電阻對編程速度的影響，很多應用中會在隔離電阻R₁上并上一個電容C₁，以加速信號的邊沿。這種方法雖然提高了數字信號的邊沿速度，卻也使得輸出波形出現較大失真。失真的主要原因在于電容的出現使得信號出現較嚴重的過沖，同時電容中存儲的部分電荷短時間內無法釋放掉而使輸出電平出現一定偏差。如附圖5，上方為輸入波形，下方為傳統I/O保護電路輸出波形，從波形上可以看出信號出現了一定的失真。

實用新型內容

本實用新型的目的在于，提供一種編程器I/O保護電路結構，以優化傳統的編程器I/O保護電路，減小保護電路對數字信號的影響，提高編程器燒錄的穩定性，并且降低了系統的靜態功耗。

本實用新型是利用以下技術手段實現上述目的。

本設計公開了一種改進型編程器I/O保護電路結構，包括限流保護電路(2)、電壓箝位電路(3)、箝位控制電路(4)。其中限流保護電路(2)由電流檢測電阻R₁、限流控制晶體管Q₂、基極電阻R₃組成；電壓箝位電路(3)由箝位二極管D₁、電壓箝位MOSFET?Q₁組成；箝位控制電路(4)則由柵極電阻R₂與柵極電源V_G組成。

本實用新型是利用MOSFET的開關特性來實現通用編程器時序邏輯電路與編程電源之間的隔離(如附圖2)。控制V_G使得MOSFET的柵壓等于V_OH(MAX)+V_GS(TH)(其中V_OH(MAX)為時序邏輯電路的最大高電平輸出電壓)，因為正常的邏輯電平一定是在0V至V_OH(MAX)之間，此時MOSFET處于導通狀態，R_DS較小，因此數字信號便可以有效通過；而當電壓高過V_OH(MAX)時R_DS迅速增大，MOSFET趨于截止。同時因為等效隔離電阻可變，在高壓編程時，MOSFET處于截止狀態，因此相對于傳統RC隔離方式，這種保護方式的靜態功耗非常低。

二極管D₁是用來確保MOSFET箝位電壓不會超過邏輯電路的極限電壓。因為正常情況下，MOSFET會在源極電壓升至其極限電壓前便已截止，所以一般情況下二極管D₁并不會導通，它只是為系統在惡劣條件下出現異常時預留的保護手段。