[實(shí)用新型]一種實(shí)時(shí)FPGA驗(yàn)證系統(tǒng)

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201020143302.1
• 申請(qǐng)日: 2010-03-23
• 公開(kāi)（公告）號(hào): CN201638219U
• 公開(kāi)（公告）日: 2010-11-17
• 發(fā)明（設(shè)計(jì)）人: 饒清文;李芳芳;石學(xué)錦;冷金喜
• 申請(qǐng)（專利權(quán)）人: 比亞迪股份有限公司
• 主分類(lèi)號(hào): G06F17/50
• 分類(lèi)號(hào): G06F17/50
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

技術(shù)領(lǐng)域

本實(shí)用新型屬于集成電路(IC)芯片的仿真驗(yàn)證系統(tǒng)領(lǐng)域，尤其涉及一種實(shí)時(shí)FPGA驗(yàn)證系統(tǒng)。

背景技術(shù)

現(xiàn)有的FPGA驗(yàn)證系統(tǒng)將電源管理模塊、時(shí)鐘模塊、復(fù)位電路模塊、FPGA(Field-Programmable?Gate?Array，現(xiàn)場(chǎng)可編程門(mén)陣列)芯片、存儲(chǔ)模塊、信號(hào)接口模塊、LED(Light?Emitting?Diode，發(fā)光二極管)指示模塊、顯示模塊、高速接口設(shè)計(jì)在一塊PCB(Printed?Circuit?Board，印制電路板)板上，統(tǒng)稱FPGA板。

其中電源管理模塊為其它模塊的工作提供穩(wěn)定可靠的電壓；時(shí)鐘模塊產(chǎn)生各工作模塊需要的時(shí)鐘信號(hào)；復(fù)位電路模塊給各模塊的初始化提供復(fù)位電平信號(hào)；FPGA芯片是可編程的載體，設(shè)計(jì)人員可按照自己的思想對(duì)它編程，實(shí)現(xiàn)某一特定功能；存儲(chǔ)模塊可以存放各種有用信息，如代碼、數(shù)據(jù)等；信號(hào)接口模塊可以與各應(yīng)用子板的對(duì)應(yīng)接口相連；LED指示模塊是具體電路模塊處于某種工作狀態(tài)的標(biāo)志信號(hào)指示燈；顯示模塊可以是數(shù)碼管或液晶屏等，是電路輸出信號(hào)更直觀的顯示；高速接口用于和應(yīng)用子板的信號(hào)連接。

現(xiàn)有的FPGA驗(yàn)證系統(tǒng)價(jià)格都十分昂貴，并且對(duì)于特定的FPGA驗(yàn)證系統(tǒng)，由于FPGA芯片不可升級(jí)，復(fù)用性和可擴(kuò)展性都受到限制，這就有必要根據(jù)電路的需要自主設(shè)計(jì)制作FPGA驗(yàn)證系統(tǒng)。然而，自主設(shè)計(jì)制作FPGA驗(yàn)證系統(tǒng)需要較高的成本，其中FPGA芯片的成本占了很大的比重。

現(xiàn)有的FPGA驗(yàn)證系統(tǒng)，電源管理模塊和FPGA芯片做在一塊FPGA板上。從工藝角度講，F(xiàn)PGA芯片的焊接會(huì)在其他所有電子元器件焊接之前，當(dāng)然也在FPGA板電源管理模塊調(diào)試工作之前。這樣就使得在整個(gè)FPGA驗(yàn)證系統(tǒng)的調(diào)試過(guò)程中，在電源管理模塊調(diào)試時(shí)，由于供電不穩(wěn)定而導(dǎo)致FPGA芯片或其他部件燒壞的幾率增加，使得設(shè)計(jì)開(kāi)發(fā)風(fēng)險(xiǎn)增大。

實(shí)用新型內(nèi)容

本實(shí)用新型為解決現(xiàn)有FPGA驗(yàn)證系統(tǒng)調(diào)試過(guò)程中容易燒壞FPGA芯片的技術(shù)問(wèn)題，提供了一種實(shí)時(shí)FPGA驗(yàn)證系統(tǒng)。

一種實(shí)時(shí)FPGA驗(yàn)證系統(tǒng)，包括：母板、FPGA板、子板；

母板包括：電源管理模塊、時(shí)鐘模塊、復(fù)位電路模塊、存儲(chǔ)模塊、JTAG接口模塊、第一高速接口；時(shí)鐘模塊、復(fù)位電路模塊、存儲(chǔ)模塊、JTAG接口模塊輸入端分別與電源管理模塊連接，輸出端分別與第一高速接口連接；電源管理模塊還直接與第一高速接口連接；

FPGA板包括：FPGA芯片、降噪處理模塊、第二高速接口、第三高速接口；FPGA芯片輸入端與第二高速接口連接、輸出端與第三高速接口連接；降噪處理模塊輸入端與第二高速接口連接、輸出端與FPGA芯片連接；

子板包括：第四高速接口、外設(shè)子板應(yīng)用電路模塊；外設(shè)子板應(yīng)用電路模塊與第四高速接口連接；

第二高速接口用于與第一高速接口連接；第四高速接口用于與第三高速接口連接。

作為最優(yōu)方案，母板還包括監(jiān)控模塊，監(jiān)控模塊一端與所述電源管理模塊連接、另一端與第一高速接口連接。

作為最優(yōu)方案，F(xiàn)PGA板還包括LED指示模塊，LED指示模塊與FPGA芯片連接。

作為最優(yōu)方案，所述LED指示模塊為L(zhǎng)ED燈。

本實(shí)用新型將電源管理模塊、時(shí)鐘模塊、復(fù)位電路模塊、存儲(chǔ)模塊、JTAG接口模塊、監(jiān)控模塊、第一高速接口設(shè)計(jì)在母板上；FPGA芯片、降噪處理模塊、LED指示模塊、第二高速接口、第三高速接口設(shè)計(jì)在FPGA板上；調(diào)試過(guò)程中先調(diào)試母板，然后將母板和FPGA板通過(guò)第一高速接口、第二高速接口連接，解決了調(diào)試過(guò)程中由于電源調(diào)試供電不穩(wěn)定而燒壞FPGA芯片的技術(shù)問(wèn)題。

附圖說(shuō)明

圖1是本實(shí)用新型實(shí)施例1提供的FPGA驗(yàn)證系統(tǒng)模塊圖；

圖2是本實(shí)用新型實(shí)施例2提供的FPGA驗(yàn)證系統(tǒng)模塊圖；

圖3是本實(shí)用新型第一高速接口、第二高速接口上的電源分塊示意圖。

具體實(shí)施方式

為了使本實(shí)用新型所解決的技術(shù)問(wèn)題、技術(shù)方案及有益效果更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。

如圖1所示，為實(shí)施例1的實(shí)時(shí)FPGA驗(yàn)證系統(tǒng)模塊圖。該FPGA驗(yàn)證系統(tǒng)由母板11、FPGA板12、子板13構(gòu)成。