[實用新型]齊納二極管穩(wěn)壓電路

無效

• 申請?zhí)枺?/td>: 201020141164.3
• 申請日: 2010-03-25
• 公開（公告）號: CN201673424U
• 公開（公告）日: 2010-12-15
• 發(fā)明（設(shè)計）人: 肖國慶;李茂登
• 申請（專利權(quán)）人: 上海沙丘微電子有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 上海東方易知識產(chǎn)權(quán)事務(wù)所 31121
• 代理人: 沈原

[技術(shù)領(lǐng)域]

本實用新型涉及大規(guī)模集成電路設(shè)計，具體地說是一種用于集成電路中穩(wěn)定內(nèi)部供電電壓的齊納二極管穩(wěn)壓電路。

[背景技術(shù)]

圖1顯示的是目前普遍使用的典型的內(nèi)部供電穩(wěn)壓電路，主要由一個運放和一個PMOS管組成。運放輸出端連接PMOS管柵極，運放的同相輸入端接入一個參考電壓，反相輸入端接入反饋環(huán)路；PMOS管源極接入輸入電壓，漏極輸出內(nèi)部供電電壓。該電路通過反饋電壓來調(diào)節(jié)內(nèi)部供電電壓，但是存在兩個方面的缺陷：

一、該電路是一個二級放大器，需要相位補償，由于負(fù)載電流變化范圍很大，比較難找到一個合適的補償方法；

二、該電路的響應(yīng)時間太長，無法提高納秒級的負(fù)載電流響應(yīng)，導(dǎo)致內(nèi)部供電電壓不穩(wěn)定。

[發(fā)明內(nèi)容]

為克服現(xiàn)有集成電路中內(nèi)部供電穩(wěn)壓電路的上述缺陷，本實用新型提供一種齊納二極管穩(wěn)壓電路，免去傳統(tǒng)穩(wěn)壓供電電路的環(huán)路反饋，既不需要相位補償，也沒有響應(yīng)時間長的問題。

本實用新型的技術(shù)方案是：一種齊納二極管穩(wěn)壓電路，包括齊納二極管、比較器、第一NMOS管、第一PMOS管、第二NMOS管、第一電阻、第二電阻、第一電流源、第二電流源、第三電流源，其特征在于：輸入電壓輸入端為第一節(jié)點，連接第一電流源和第三電流源的輸入端、第一電阻一端、第一NMOS管漏極、第一PMOS管源極；比較器同相輸入端為第二節(jié)點，連接第一電流源的輸出端、第一PMOS管柵極、齊納二極管負(fù)極；比較器反相輸入端為第三節(jié)點，連接第一電阻另一端、第二電流源的輸入端；穩(wěn)壓電路的內(nèi)部供電電壓輸出端為第四節(jié)點，連接第二電阻一端、第一NMOS管源極、第一PMOS管漏極；比較器輸出端為第五節(jié)點，連接第二NMOS管柵極；第一PMOS管柵極為第六節(jié)點，連接第三電流源的輸出端、第二NMOS管的漏極；地線為第七節(jié)點，連接齊納二極管正極、第二電流源的輸出端、第二NMOS管的源極、第二電阻另一端。

在本實用新型中齊納二極管是一種反向擊穿穩(wěn)壓二極管，它給穩(wěn)壓電路提供了一個偏置電壓，當(dāng)輸入電壓(即電源電壓，下同)高于齊納二極管擊穿電壓時，內(nèi)部供電電壓為齊納二極管的擊穿電壓減去NMOS的閾值電壓，當(dāng)輸入電壓小于齊納二極管的擊穿電壓時，內(nèi)部供電電壓(即輸出電壓，下同)等于輸入電壓。

[附圖說明]

圖1是目前典型的內(nèi)部供電穩(wěn)壓電路。

圖2是本實用新型的齊納二極管穩(wěn)壓電路。

[具體實施方式]

下面結(jié)合本實用新型及其實施例作進一步說明。

見圖2所示，本實用新型的齊納二極管穩(wěn)壓電路包括齊納二極管1、比較器2、第一NMOS管NM1、第一PMOS管PM1、第二NMOS管NM2、第一電阻R1、第二電阻R2、第一電流源I1、第二電流源I2、第三電流源I3。本實用新型的第一電流源I1、第二電流源I2、第三電流源I3的恒定電流和輸入電壓由本實用新型以外的集成元件提供。

輸入電壓輸入端為第一節(jié)點01，連接第一電流源I1和第三電流源I3的輸入端、第一電阻R1一端、第一NMOS管NM1漏極、第一PMOS管PM1源極。

比較器2同相輸入端為第二節(jié)點02，連接第一電流源I1的輸出端、第一PMOS管PM1柵極、齊納二極管1負(fù)極。

比較器2反相輸入端為第三節(jié)點03，連接第一電阻R1另一端、第二電流源I2的輸入端。

穩(wěn)壓電路的內(nèi)部供電電壓輸出端為第四節(jié)點04，連接第二電阻R2一端、第一NMOS管NM1源極、第一PMOS管PM1漏極。

比較器2輸出端為第五節(jié)點05，連接第二NMOS管柵極。

第一PMOS管PM1柵極為第六節(jié)點06，連接第三電流源I3的輸出端、第二NMOS管NM2的漏極。

地線GND為第七節(jié)點07，連接齊納二極管1正極、第二電流源I2的輸出端、第二NMOS管NM2的源極、第二電阻R2另一端。

根據(jù)輸入電壓不同，該電路工作原理分兩種情況解釋。