[實用新型]短波網絡控制終端

無效

• 申請號: 201020101212.6
• 申請日: 2010-01-22
• 公開（公告）號: CN201577088U
• 公開（公告）日: 2010-09-08
• 發明（設計）人: 劉為;譚文生;王小軍;韓宇華
• 申請（專利權）人: 西安烽火電子科技有限責任公司
• 主分類號: H04B1/40
• 分類號: H04B1/40;H04B7/00
• 代理公司: 西安創知專利事務所 61213
• 代理人: 譚文琰

1.一種短波網絡控制終端，其特征在于：包括與上位機相接且用于與上位機進行數據交換并對所收發信息進行組幀拆幀、信息融合、時序管理及網絡管理的網絡控制單元(1)、與短波無線電臺的信號收發器相接且對所收發信息調制解調處理的調制解調模塊(2)以及分別與網絡控制單元(1)和調制解調模塊(2)相接的電源管理模塊(3)，所述網絡控制單元(1)與調制解調模塊(2)相接；所述網絡控制單元(1)和調制解調模塊(2)均串接在所述短波無線電臺的信號收發鏈路中。

2.按照權利要求1所述的短波網絡控制終端，其特征在于：所述網絡控制單元(1)為ARM處理器。

3.按照權利要求1或2所述的短波網絡控制終端，其特征在于：所述調制解調模塊(2)包括由主處理器(2-1)和與主處理器(2-1)相接的協處理器(2-2)組成的雙核信號處理單元、與主處理器(2-1)相接的FPGA現場可編程門陣列模塊(2-3)以及分別與FPGA現場可編程門陣列模塊(2-3)相接的A/D轉換模塊(2-4)和D/A轉換模塊(2-5)，所述A/D轉換模塊(2-4)和D/A轉換模塊(2-5)均與所述信號收發器相接；所述主處理器(2-1)與網絡控制單元(1)相接。

4.按照權利要求3所述的短波網絡控制終端，其特征在于：所述主處理器(2-1)和協處理器(2-2)均為DSP數字信號處理器。

5.按照權利要求2所述的短波網絡控制終端，其特征在于：所述ARM處理器為采用輪詢式無線媒體訪問協議且內部集成有自動鏈路建立模塊的微處理器。

6.按照權利要求5所述的短波網絡控制終端，其特征在于：所述調制解調模塊(2)為內部集成有實時信道估值模塊的信號調制解調器，且所述實時信道估值模塊與所述自動鏈路建立模塊組成形成對所收發信息的最佳收發鏈路進行自動選擇與建立的頻率自適應選擇系統。

7.按照權利要求2所述的短波網絡控制終端，其特征在于：所述ARM處理器與所述上位機間通過RS232接口和/或網口進行雙向通信，所述ARM處理器與調制解調模塊(2)間通過串口進行雙向通信。