[發(fā)明專利]共享字線的無觸點(diǎn)分柵式閃存及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201019063032.5
• 申請(qǐng)日: 2010-02-05
• 公開（公告）號(hào): CN101807581A
• 公開（公告）日: 2010-08-18
• 發(fā)明（設(shè)計(jì)）人: 曹子貴;張雄;謝中華
• 申請(qǐng)（專利權(quán)）人: 上海宏力半導(dǎo)體制造有限公司
• 主分類號(hào): H01L27/115
• 分類號(hào): H01L27/115;H01L21/8247;H01L23/528
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 鄭瑋

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體設(shè)計(jì)制造領(lǐng)域，且特別涉及一種共享字線的無觸點(diǎn)分柵 式閃存及其制造方法。

背景技術(shù)

閃存以其便捷，存儲(chǔ)密度高，可靠性好等優(yōu)點(diǎn)成為非揮發(fā)性存儲(chǔ)器中研究 的熱點(diǎn)。從二十世紀(jì)八十年代第一個(gè)閃存產(chǎn)品問世以來，隨著技術(shù)的發(fā)展和各 類電子產(chǎn)品對(duì)存儲(chǔ)的需求，閃存被廣泛用于手機(jī)，筆記本，掌上電腦和U盤等 移動(dòng)和通訊設(shè)備中，閃存為一種非易變性存儲(chǔ)器，其運(yùn)作原理是通過改變晶體 管或存儲(chǔ)單元的臨界電壓來控制門極通道的開關(guān)以達(dá)到存儲(chǔ)數(shù)據(jù)的目的，使存 儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)不會(huì)因電源中斷而消失，而閃存為電可擦除且可編程的只 讀存儲(chǔ)器的一種特殊結(jié)構(gòu)。如今閃存已經(jīng)占據(jù)了非揮發(fā)性半導(dǎo)體存儲(chǔ)器的大部 分市場(chǎng)份額，成為發(fā)展最快的非揮發(fā)性半導(dǎo)體存儲(chǔ)器。

然而現(xiàn)有的閃存在邁向更高存儲(chǔ)密度的時(shí)候，由于受到編程電壓的限制， 通過縮小器件尺寸來提高存儲(chǔ)密度將會(huì)面臨很大的挑戰(zhàn)，因而研制高存儲(chǔ)密度 的閃存是閃存技術(shù)發(fā)展的重要推動(dòng)力。傳統(tǒng)的閃存在邁向更高存儲(chǔ)密度的時(shí)候， 由于受到結(jié)構(gòu)的限制，實(shí)現(xiàn)器件的編程電壓進(jìn)一步減小將會(huì)面臨著很大的挑戰(zhàn)。

一般而言，閃存為分柵結(jié)構(gòu)或堆疊柵結(jié)構(gòu)或兩種結(jié)構(gòu)的組合。分柵式閃存 由于其特殊的結(jié)構(gòu)，相比堆疊柵閃存在編程和擦除的時(shí)候都體現(xiàn)出其獨(dú)特的性 能優(yōu)勢(shì)，因此分柵式結(jié)構(gòu)由于具有高的編程效率，字線的結(jié)構(gòu)可以避免“過擦 除”等優(yōu)點(diǎn)，應(yīng)用尤為廣泛。但是由于分柵式閃存相對(duì)于堆疊柵閃存多了一個(gè) 字線從而使得芯片的面積也會(huì)增加，因此如何在提高芯片性能的同時(shí)進(jìn)一步減 小芯片的尺寸是亟需解決的問題。

同時(shí)，隨著存儲(chǔ)器件尺寸不斷縮小和存儲(chǔ)密度的不斷上升，形成于內(nèi)層介 電層中的接觸孔的尺寸也會(huì)變得更小，然而該內(nèi)層介電層必須保持合理的厚度， 使得該接觸孔需要保持相當(dāng)大的深寬比(深度/寬度)，從而使得半導(dǎo)體襯底上的 接觸點(diǎn)占據(jù)整個(gè)存儲(chǔ)單元面積相當(dāng)大的比率，成為制約存儲(chǔ)器件尺寸和存儲(chǔ)密 度進(jìn)一步發(fā)展的重要因素。

發(fā)明內(nèi)容

本發(fā)明提出一種共享字線的無觸點(diǎn)分柵式閃存及其制造方法，其得到的閃 存器件能夠在保持芯片的電學(xué)隔離性能不變的情況下，有效地縮小芯片的面積， 同時(shí)也可以避免過擦除的問題。

為了達(dá)到上述目的，本發(fā)明提出一種共享字線的無觸點(diǎn)分柵式閃存，包括：

半導(dǎo)體襯底，其上具有間隔設(shè)置的源極區(qū)域和漏極區(qū)域；

溝道區(qū)，位于所述源極區(qū)域和漏極區(qū)域之間；

第一位線和第二位線，分別連接于所述源極區(qū)域和漏極區(qū)域；

第一浮柵，設(shè)置于所述溝道區(qū)和源極區(qū)域上方；

第二浮柵，設(shè)置于所述溝道區(qū)和漏極區(qū)域上方，所述第一浮柵和第二浮柵 分別構(gòu)成第一存儲(chǔ)位單元和第二存儲(chǔ)位單元；

字線，包括第一部分和第二部分，所述第一部分位于所述溝道區(qū)上方并位 于所述第一浮柵和第二浮柵之間，所述第二部分連接于所述第一部分頂部，并 位于所述第一浮柵和第二浮柵上方，所述第二部分頂部延伸至所述第一位線和 第二位線上方，并通過絕緣層與所述第一位線和第二位線頂部相連接。

進(jìn)一步的，分別對(duì)所述字線、所述第一位線和所述第二位線施加第一存儲(chǔ) 位單元讀取電壓，實(shí)現(xiàn)第一存儲(chǔ)位單元讀取。

進(jìn)一步的，對(duì)所述字線、所述第一位線和所述第二位線施加的第一存儲(chǔ)位 單元讀取電壓分別為2.5V、0V和1.5V，實(shí)現(xiàn)第一存儲(chǔ)位單元讀取。

進(jìn)一步的，分別對(duì)所述字線、所述第一位線和所述第二位線施加第二存儲(chǔ) 位單元讀取電壓，實(shí)現(xiàn)第二存儲(chǔ)位單元讀取。

進(jìn)一步的，對(duì)所述字線、所述第一位線和所述第二位線施加的第二存儲(chǔ)位 單元讀取電壓分別為2.5V、1.5V和0V，實(shí)現(xiàn)第二存儲(chǔ)位單元讀取。

進(jìn)一步的，分別對(duì)所述字線、所述第一位線和所述第二位線施加第一存儲(chǔ) 位單元編程電壓，實(shí)現(xiàn)第一存儲(chǔ)位單元編程。

進(jìn)一步的，對(duì)所述字線、所述第一位線和所述第二位線施加的第一存儲(chǔ)位 單元編程電壓分別為4V、7.5V和0V，實(shí)現(xiàn)第一存儲(chǔ)位單元編程。

進(jìn)一步的，分別對(duì)所述字線、所述第一位線和所述第二位線施加第二存儲(chǔ) 位單元編程電壓，實(shí)現(xiàn)第二存儲(chǔ)位單元編程。

進(jìn)一步的，對(duì)所述字線、所述第一位線和所述第二位線施加的第二存儲(chǔ)位 單元編程電壓分別為4V、0V和7.5V，實(shí)現(xiàn)第二存儲(chǔ)位單元編程。