[發明專利]用于比較SeOI上的內容尋址存儲器中數據的裝置

有效

• 申請號: 201010625007.4
• 申請日: 2010-12-10
• 公開（公告）號: CN102142278A
• 公開（公告）日: 2011-08-03
• 發明（設計）人: 卡洛斯·馬祖拉;理查德·費朗
• 申請（專利權）人: 硅絕緣體技術有限公司
• 主分類號: G11C15/04
• 分類號: G11C15/04
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 李輝;張旭東

1.一種比較內容尋址存儲器中的數據的裝置，該裝置包括：

存儲器單元，所述存儲器單元由存儲數據比特(BIT)的第一晶體管(T1)和存儲所述數據比特的補碼(BITb)的第二晶體管(T2)形成，所述晶體管被制造在絕緣體上半導體襯底上并且所述晶體管中的每一個都具有前控制柵極(CG)和后控制柵極(BG1、BG2)，所述前控制柵極和所述后控制柵極能夠被控制以截止所述晶體管；

比較電路，所述比較電路被配置為執行以下操作：

通過向所述晶體管中的每一個的所述前控制柵極施加標定的讀電壓，同時控制所述晶體管中的每一個的所述后控制柵極，使得一個晶體管具有所提出的比特(DATA)，另一個晶體管具有所提出比特的補碼(DATAb)，以在所提出的比特(DATA)和存儲的比特(BIT)一致的情況下截止所述晶體管中的導通晶體管，從而在讀模式下操作所述第一晶體管和所述第二晶體管；

和

檢測在連接到所述晶體管中的每一個的源極的源極線(SL)上是否存在電流，以指示所提出的比特(DATA)和存儲的比特(BIT)是否相同。

2.根據權利要求1所述的裝置，其中，所述比較電路被配置為向所述第一晶體管的所述后控制柵極(BG1)提供所提出的比特的補碼(DATAb)，并向所述第二晶體管的所述后控制柵極(BG2)提供所提出的比特(DATA)。

3.根據前述權利要求中一項所述的裝置，其中，所述絕緣體上半導體襯底包括通過絕緣層而與基體襯底分隔開的半導體材料的薄膜，并且所述晶體管的所述后控制柵極以面對所述晶體管的溝道的方式被布置在在所述絕緣層下的所述基體襯底中。

4.根據前述權利要求中一項所述的裝置，其中，所述晶體管中的每一個的所述后控制柵極被具有反向偏置的阱在所述基體襯底中隔離。

5.根據前述權利要求中一項所述的裝置，其中，所述晶體管中的每一個的所述后控制柵極都具有功函數。

6.根據前述權利要求中一項所述的裝置，其中，所述比較電路還被配置為執行三態操作，所提出的比特在三態操作期間被忽略。

7.根據權利要求6所述的裝置，其中，在三態操作期間，所述比較電路在讀模式下操作所述第一晶體管和所述第二晶體管，同時以同一個電壓來控制所述晶體管中的每一個的所述后控制柵極，該同一個電壓被選擇為使得通常導通的晶體管被截止。

8.根據前述權利要求中一項所述的裝置，該裝置還包括用于控制所述存儲器單元的電路，該電路被配置為在讀模式、編程模式和擦除模式中通過以同一個電壓控制所述晶體管中的每一個的所述后控制柵極來操作所述晶體管，該同一個電壓被選擇為使得導通的晶體管不被截止。

9.根據前述權利要求中一項所述的裝置，該裝置還包括用于控制所述存儲器單元的電路，該電路被配置為在保持模式下通過以同一個電壓控制所述晶體管中的每一個的所述后控制柵極來操作所述晶體管，該同一個電壓被選擇為使得導通晶體管被截止。

10.根據前述權利要求中一項所述的裝置，該裝置包括兩條平行的后選通線，所述后選通線中的每一條都連接到所述晶體管中的一個的所述后控制柵極。

11.根據權利要求10所述的裝置，其中，字線連接所述晶體管的所述前控制柵極，所述字線垂直于所述后選通線。

12.根據權利要求1到11中一項所述的裝置，其中，所述晶體管是浮置柵極FET晶體管，所述絕緣體上半導體襯底包括通過絕緣層與基體襯底分隔開的半導體材料的薄膜，并且晶體管的所述后控制柵極被布置在所述基體襯底中，所述后控制柵極通過所述絕緣層與所述晶體管的溝道分隔開。

13.根據權利要求1到11中一項所述的裝置，其中，所述晶體管是浮置溝道FET晶體管，所述絕緣體上半導體襯底包括通過絕緣層與基體襯底分隔開的半導體材料的薄膜，并且晶體管的所述后控制柵極被布置在所述基體襯底中，所述后控制柵極通過所述絕緣層與所述晶體管的溝道分隔開。