[發明專利]一種智能卡安全防護電路和方法

無效

• 申請號: 201010622295.8
• 申請日: 2010-12-27
• 公開（公告）號: CN102567774A
• 公開（公告）日: 2012-07-11
• 發明（設計）人: 葉茵
• 申請（專利權）人: 北京中電華大電子設計有限責任公司
• 主分類號: G06K19/073
• 分類號: G06K19/073;G06F21/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種智能卡安全防護方法，對CPU的運行是否符合運行次序進行監測，其特征在于步驟如下：

a.取CPU指令及當前程序指針；

b.取上條指令指針以及對應指令；

c.對CPU的運行是否符合運行次序進行監測；

d.如果監測結果異常則進入異常處理程序；

2.如權利要求1所述的一種智能卡安全防護方法，其特征在于對CPU的運行是否符合運行次序進行監測的具體步驟如下：

a.判斷當前CPU指令地址是否為首地址，如果當前CPU指令地址為首地址，則CPU正常運行；否則轉b；

b.判斷當前CPU指令是否為跳轉指令，如果當前CPU指令不是跳轉指令，轉c；如果當前CPU指令為跳轉指令，并且當前程序指針與上條指令的跳轉地址相等，則CPU正常運行；如果當前指令為跳轉指令，并且當前CPU程序指針與上條指令的跳轉地址不相等，則CPU運行異常，轉d；

c.判斷當前CPU程序指針是否等于上條指令指針值與上條指令字節數之和，如果相等，則CPU正常運行，否則CPU運行異常，轉d；

d.芯片進入異常處理程序，防止程序跑偏，保證程序按正確次序執行，在智能卡芯片受到外部攻擊時進行有效的安全防護。

3.如權利要求1所述的一種智能卡安全防護方法，其特征在于該方法具備分布的特點，即該方法使用的監測電路個數為兩個或兩個以上。

4.如權利要求1所述的一種智能卡安全防護方法，其特征在于該方法具備分時的特征，即：如發生運行次序異常，多個監測電路輸出的指示信號在不同時刻觸發智能卡芯片進入異常處理。

5.如權利要求1所述的一種智能卡安全防護方法，其特征在于該方法使用的監測電路輸出的指示信號包括高低兩種邏輯電平，以抵抗在某一時刻由于干擾導致的指示信號錯誤。

6.一種智能卡安全防護電路，包括當前指令碼寄存器(20)、跳轉目的地址寄存器(16)、PC寄存器(14)、PC_PRO寄存器(22)、加法器(24)、比較器(15)、比較器(17)、比較器(26)、比較器(21)、監測電路1(38)以及監測電路(39)；其特征為：

比較器(15)比較當前的PC寄存器(14)的內容是否為CPU運行的首地址，首地址比較器(15)的輸出信號作為監測電路的輸入；

比較器(26)比較PC寄存器(14)中的當前程序指針值是否等于PC_PRO寄存器(22)中的值與上一條指令碼的指令字節數之和；

比較器(21)比較當前指令碼寄存器(20)中的指令碼是否為跳轉指令碼；

比較器(17)比較PC寄存器(14)中的當前程序指針與跳轉目的地址寄存器中(16)的跳轉目的地址是否相等；

比較器(15)的輸出信號FIRST_ADDR，順序地址比較器(26)的輸出信號CHECK_ADDR，比較器(21)的輸出信號JUMP_CODE_INDCT及其反向輸出信號SEQ_CODE_INDCT，比較器(17)的輸出信號ADDR_EQ，作為監測電路1(38)和監測電路2(39)的輸入信號；

監控電路1(38)的輸出指示信號POS_JUDGE；

監控電路2(39)的輸出經過延時電路(36)、延時電路(37))進行時鐘延時后輸出NEG_JUDGE_DLY作為指示信號；

監測電路1(38)輸出的信號為高電平，且監測電路2(39)輸出的信號為低電平時，表示CPU的運行符合運行次序規則，未發生可產生錯誤的異常跳變；

如果發生運行次序異常，指示信號POS_JUDGE與NEG_JUDGE_DLY在不同時刻觸發智能卡芯片進入異常處理。

7.如權利要求6所述的一種智能卡安全防護電路，其特征在于通過分布在芯片不同位置上的多個監測電路對CPU的運行是否符合運行次序進行監測。

8.如權利要求6所述的一種智能卡安全防護電路，其特征在于如發生運行次序異常，指示信號POS_JUDGE與NEG_JUDGE_DLY在不同時刻觸發智能卡芯片進入異常處理。

9.如權利要求6所述的一種智能卡安全防護電路，其特征在于監測電路1(38)輸出的指示信號為高電平，監測電路2(39)輸出的指示信號為低電平，即指示信號包括高低兩種邏輯電平，以抵抗在某一時刻由于干擾導致的指示信號錯誤。

10.如權利要求6所述的一種智能卡安全防護電路，監測電路除上述電路外，還能對中間信號JUMP_CODE_INDCT，ADDR_EQ，CHECK_ADDR，FIRST_ADDR其它邏輯等效組合進行監測，判斷其是否正確。