[發明專利]MOS晶體管的制造方法

有效

• 申請號: 201010620464.4
• 申請日: 2010-12-31
• 公開（公告）號: CN102543747A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 趙猛
• 申請（專利權）人: 中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28;H01L21/265
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制造領域，尤其涉及一種MOS晶體管的制造方法。

背景技術

隨著集成電路向超大規模集成電路發展，集成電路內部的電路密度越來越大，所包含的元件數量也越來越多。隨著半導體集成電路的進一步發展，半導體元件的尺寸也隨之減小，MOS晶體管基本結構包括三個主要區域：源極(source)、漏極(drain)和柵電極(gate)。其中源極和漏極是通過高摻雜形成的，根據器件類型不同，可分為n型摻雜(NMOS)和p型摻雜(PMOS)。

在器件按比例縮小的過程中，漏極電壓并不隨之減小，這就導致源/漏極間的溝道電場的增大，在強電場作用下，電子在兩次碰撞之間會加速到比熱運動速度高許多倍的速度，從而引起熱電子效應(Hot?Carrier?Issue，HCI)。所述HCI效應會引起熱電子向柵介質層注入，形成柵電極電流和襯底電流，影響器件和電路的可靠性，甚至造成器件的擊穿燒毀。

為了克服所述HCI，現有技術發展了多種對MOS晶體管結構的改進方法，例如雙注入結構、埋溝結構、分立柵結構、埋漏結構等；其中研究得較多且實用價值較大的一種是輕摻雜漏(lightly?doped?drain，LDD)結構。LDD結構的作用是減小溝道區電場，進而可以顯著改進熱電子效應。

參考圖1至圖4，示出了現有技術包括LDD結構的MOS管制造方法一實施例的示意圖。參考圖1，在半導體襯底100上依次形成柵介質層110和柵極120；參考圖2，對源區130和漏區140進行輕摻雜的LDD注入，并通過退火工藝使注入離子在所述半導體襯底100內擴散；如圖3所示，在所述柵極120兩側形成側墻150；如圖4所示，進行重摻雜的源/漏極注入，形成重摻雜區域170、180，由于所述側墻150的阻擋作用，所述側墻150下方的區域仍為LDD注入時形成的輕摻雜區域，構成LDD結構130a和140a。

然而，雖然LDD結構對降低熱電子效應有顯著的作用，但也存在一些缺點。

如何能優化LDD結構，使所述LDD結構有效改善HCI效應的同時，避免MOS管其他電學的性能的下降，成為本領域技術人員亟待解決的問題。更多的LDD結構的改進技術方案請參考公開號為US20040150014A1的美國專利申請等。

發明內容

本發明解決的問題是提供一種MOS管的制造方法，以優化所形成的MOS管的電學特性。

為解決上述問題，本發明提供一種MOS管的制造方法，包括：

提供半導體襯底，在半導體襯底上形成柵極結構；

采用至少一種第一雜質對所述柵極結構兩側的半導體襯底進行第一離子注入，形成第一摻雜區，所述第一摻雜區中第一雜質的濃度分布曲線具有第一峰值；

采用第二雜質對所述柵極結構兩側的半導體襯底進行第二離子注入，形成第二摻雜區，所述第二摻雜區中第二雜質的濃度分布曲線具有第二峰值，所述第二峰值位于所述第一峰值的下方；

形成包圍所述柵極結構側壁的側墻；

形成源/漏區。

與現有技術相比，本發明具有以下優點：本發明MOS管制造方法形成的MOS管在減弱熱載流子效應的同時，還減小了瞬態增強擴散效應，優化了MOS管的電學性能。

附圖說明

圖1至圖4示出了現有技術LDD結構制造方法一實施例的示意圖；

圖5示出了本發明MOS管制造方法第一實施方式的示意圖；

圖6至圖10示出了本發明MOS管制造方法第一實施例的示意圖；

圖11示出本發明MOS管制造方法中離子注入傾斜角度和溝道電場的曲線圖；

圖12示出了本發明MOS管制造方法第二實施方式的示意圖；

圖13至圖14示出了本發明MOS管制造方法第二實施例的示意圖。

具體實施方式

為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式做詳細的說明。

在下面的描述中闡述了很多具體細節以便于充分理解本發明，但是本發明還可以采用其他不同于在此描述的其它方式來實施，因此本發明不受下面公開的具體實施例的限制。

本發明提供一種MOS管的制造方法。參考圖5，示出了本發明MOS管制造方法第一實施方式的流程示意圖，所述MOS管的制造方法包括以下步驟：

步驟S1，提供半導體襯底，在半導體襯底上形成柵極結構；