[發明專利]控制多個核和線程的時戳計數器(TSC)偏移

有效

• 申請號: 201010620032.3
• 申請日: 2010-12-21
• 公開（公告）號: CN102103525A
• 公開（公告）日: 2011-06-22
• 發明（設計）人: M·G·迪克森;J·J·謝拉;R·S·帕塔薩拉蒂
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/52
• 分類號: G06F9/52;G06F15/163
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 毛力

1.一種設備，包括：

第一邏輯，包括用于根據總線時鐘頻率計數的第一時戳計數TSC計數器，第一核快照存儲器，以及耦合到所述第一核快照存儲器的快照控制器；

第一核，包括用于根據核時鐘頻率進行計數的第二TSC計數器，以及用于存儲在所述第一核中執行的第一線程的第一線程偏移值的第一線程偏移存儲器，其中所述第一線程偏移值通過使用同步值被直接更新，所述同步值對應于在系統掛起發生之前記錄的所述第一TSC計數器的值。

2.如權利要求1所述的設備，其特征在于，所述第一核進一步包括用于存儲在所述第一核中執行的第二線程的第二線程偏移值的第二線程偏移，其中所述第二線程偏移值通過使用所述同步值被直接更新。

3.如權利要求2所述的設備，其特征在于，相對于所述第一線程偏移值，所述第二線程偏移值在不同的時間使用相同的同步值被更新。

4.如權利要求3所述的設備，其特征在于，對于所述第一和所述第二線程偏移值的更新是在沒有所述第一和所述第二線程之間的同步操作的情況下發生的。

5.如權利要求1所述的設備，其特征在于，所述第一核進一步包括存儲第一調節值的第一調節存儲器以及存儲第二調節值的第二調節存儲器，所述第一和第二調節存儲器耦合到加法器，所述加法器耦合到所述第二TSC計數器，其中所述加法器將所述第一調節值或所述第二調節值應用到所述第二TSC計數器。

6.一種方法，包括：

在系統掛起前，將處理器的非核TSC計數器的時戳計數器TSC值存儲在存儲器中；

在系統掛起后，從所述存儲器中訪問存儲的TSC值；以及

使用存儲的TSC值直接更新與在所述處理器的第一核上執行的第一線程關聯的線程偏移值，而不在所述處理器的多個核之間進行同步。

7.如權利要求6所述的方法，其特征在于，進一步包括，響應于用戶請求一系統進入低電力狀態存儲所述TSC值，所述系統包括所述處理器。

8.如權利要求6所述的方法，其特征在于，進一步包括在退出系統掛起后，重置所述非核TSC計數器和多個核TSC計數器，并且使用存儲的TSC值直接更新與在所述第一核上執行的第二線程關聯的第二線程偏移值，其中，所述第二線程偏移值的直接更新是在和所述第一線程偏移值的直接更新不同的時間。

9.如權利要求6所述的方法，其特征在于，進一步包括使用存儲的TSC值直接更新與在所述處理器的第二核上執行的第二線程關聯的第二線程偏移值，而不在所述第一核和所述第二核之間進行同步。

10.如權利要求6所述的方法，其特征在于，進一步包括在退出系統掛起后，重置非核TSC計數器和多個核TSC計數器，并且在所述重置的同時，將各個核的核偏移值記錄在處理器的非核的對應的核偏移存儲器中。

11.如權利要求10所述的方法，其特征在于，進一步包括在不在多個核之間進行同步操作的情況下同步所述多個核TSC計數器。

12.如權利要求10所述的方法，其特征在于，在重置后，各個記錄的核偏移值為0。

13.如權利要求12所述的方法，其特征在于，進一步包括響應于對于所述第一核的頻率更新來更新所述核偏移值的第一個核偏移植，并向所述第一核提供更新后的核偏移值。

14.如權利要求13所述的方法，其特征在于，進一步包括使用更新的核偏移值來更新與第一線程關聯的線程偏移值。

15.一種處理器，包括：

用于根據總線時鐘頻率進行計數的第一時戳計數TSC計數器；以及

第一核，包括根據核時鐘頻率進行計數的第二TSC計數器，以及存儲在所述第一核上執行的第一線程的線程偏移值的第一線程偏移存儲器，其中，使用在包括所述處理器的系統的掛起之前記錄的所述第一TSC計數器的值來直接更新所述線程偏移值。

16.如權利要求15所述的處理器，其特征在于，進一步包括耦合到所述第一TSC計數器并耦合到與所述第一核關聯的快照存儲器的快照控制器，其中所述快照控制器使得當所述第二TSC計數器被重置時，將所述第一TSC計數器的值存儲到所述快照存儲器中。