[發明專利]陣列基板及其形成方法

有效

• 申請號: 201010616900.0
• 申請日: 2010-12-17
• 公開（公告）號: CN102569186A
• 公開（公告）日: 2012-07-11
• 發明（設計）人: 周政旭
• 申請（專利權）人: 奇美電子股份有限公司;群康科技(深圳)有限公司
• 主分類號: H01L21/77
• 分類號: H01L21/77;G02F1/1362;G02F1/1368
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 駱希聰

技術領域

本發明是關于液晶顯示器的工藝，尤其是關于其陣列基板的形成方法。

背景技術

目前制作液晶顯示器的陣列基板一般需要多達四至五道的光刻工藝，即需四至五道掩模。若是要采用三道掩模工藝，則需利用舉離(Lift-off)工藝。在舉離工藝中，先形成光阻圖案作為鍍膜犧牲層。接著形成鍍膜于光阻上及未被光阻圖案覆蓋的區域上，再將基板浸置于去光阻液。隨著光阻圖案去除，可一并將位于光阻圖案上的鍍膜剝離，達到節省掩模的工藝目的。然而一般TFT量產設備并不適合讓含有光阻的基板進入沉積腔體進行工藝，且剝離后的鍍膜亦容易回粘至基板陣列上形成缺陷。另一方面，光阻上的鍍膜可能會懸浮于去光阻液中，造成去光阻液輸送管線的塞管現象。

綜上所述，陣列基板的三道掩模工藝目前亟需新的工藝方法，在不增加掩模數目的前提下取代現有的舉離工藝。

發明內容

本發明一實施例提供一種陣列基板的形成方法，包括形成第一導電層于基板上；形成第一光阻層于第一導電層上；以第一多段式調整掩模進行光刻工藝，圖案化第一光阻層以形成第一無光阻區域、第一薄層光阻圖案、及第一厚層光阻圖案；蝕刻對應第一無光阻區域的第一導電層，形成柵極、與柵極相連的柵極線、共通電極線、及底導線，其中第一薄層光阻圖案位于柵極、柵極線、共通電極線、及底導線的走線區域上，且第一厚層光阻圖案位于底導線的接觸區域上；灰化第一薄層光阻圖案，露出柵極、柵極線、共通電極線、及底導線的走線區域；選擇性沉積絕緣層于基板、柵極、柵極線、共通電極線、及底導線的走線區域上；選擇性沉積半導體層于絕緣層上；移除第一厚層光阻圖案；以及形成第二導電層于半導體層與底導線的接觸區域上。

本發明另一實施例提供一種陣列基板的形成方法，包括形成柵極、與柵極相連的柵極線、及共通電極線于基板上；沉積絕緣層于基板、柵極、柵極線、及共通電極線上；沉積半導體層于絕緣層上；沉積導電層于半導體層上；形成光阻層于導電層上；以多段式調整掩模進行光刻工藝，圖案化光阻層以形成無光阻區域、薄層光阻圖案、次厚層光阻圖案、及厚層光阻圖案；移除對應無光阻區域的導電層及半導體層，形成數據線、連接至數據線的導電圖案、通道層、及上電極，其中數據線與柵極線垂直相交以定義像素區，通道層夾設于導電圖案與柵極之間，且上電極覆蓋部分共通電極線以定義儲存電容；其中薄層光阻圖案對應導電圖案的中心部分，且第二次厚層光阻圖案對應導電圖案的兩側、數據線、及上電極；灰化薄層光阻圖案，露出導電圖案的中心部分；移除露出的導電圖案的中心部分以形成源極/漏極，并露出柵極中心部分上的通道層，其中厚層光阻圖案對應部分漏極及部分上電極；灰化次厚層光阻圖案，露出源極/漏極、數據線、及上電極；選擇性沉積保護層于厚層光阻圖案以外的所有區域上；灰化厚層光阻圖案，露出部分漏極與部分上電極；以及形成像素電極圖案于該像素區的保護層上，且像素電極圖案連接至露出的部分漏極與部分上電極。

本發明又一實施例提供一種陣列基板的形成方法，包括形成導電層于基板上；形成光阻層于導電層上；以多段式調整掩模進行光刻工藝，圖案化光阻層以形成無光阻區域、薄層光阻圖案、及厚層光阻圖案；蝕刻對應無光阻區域的導電層，形成底導線，其中薄層光阻圖案位于底導線的走線區域上，且厚層光阻圖案位于底導線的接觸區域上；灰化薄層光阻圖案，露出底導線的走線區域；選擇性沉積絕緣層于基板及底導線的走線區域上；選擇性沉積半導體層于絕緣層上；移除厚層光阻圖案，露出底導線的接觸區域；形成頂導線于半導體層上，且頂導線連接至底導線的接觸區域上；移除未被頂導線覆蓋的半導體層；以及形成保護層于絕緣層與頂導線上。

本發明再一實施例提供一種陣列基板，包括底導線，位于基板上；絕緣層，位于底導線及基板上，且該絕緣層具有開口露出部分底導線；頂導線，位于絕緣層上且經由開口直接接觸底導線；以及保護層，位于頂導線及基板上；其中頂導線與絕緣層之間夾設半導體層。

附圖說明

為讓本發明的上述目的、特征和優點能更明顯易懂，以下結合附圖對本發明的具體實施方式作詳細說明，其中：

圖1A-1C、3A-3H、5A、及5C-5G本發明一實施例中，形成陣列基板的顯示區的工藝剖視圖；

圖1D、3I、及5B本發明一實施例中，形成陣列基板的顯示區的工藝上視圖；

圖2A-2E及4A-4E本發明一實施例中，形成陣列基板的外圍走線區的工藝剖視圖；以及

圖1E、圖2F及4F本發明一實施例中，形成陣列基板的外圍走線區的工藝剖視圖。

主要元件符號說明：

A-A’、B-B’～音面線；

10～基板；