[發明專利]一種填充冗余金屬的方法

有效

• 申請號: 201010615066.3
• 申請日: 2010-12-30
• 公開（公告）號: CN102130043A
• 公開（公告）日: 2011-07-20
• 發明（設計）人: 馬天宇;陳嵐;阮文彪;李志剛;葉甜春
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/82;G06F17/50
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 張磊

技術領域

本發明涉及電路制造工藝和版圖設計技術領域，具體涉及一種根據芯片表面厚度和金屬線耦合電容填充冗余金屬的方法。

背景技術

在電路(Integrated?Circuit，IC)的制造過程中，通常采用如物理氣相沉積、化學氣相沉積在內的各種方法將金屬、電介質和其他材料沉積到硅片的表面，以形成多層金屬結構。在每層金屬結構的制造中，需確保金屬層表面具有較好的平整度。如果表面的平整度不好，會影響到光刻中所要求的聚焦深度水平，從而降低良率。平整度較好的電路可以確保金屬結構在整個成型過程中不易變形。

為了獲得制造多層電路所必須的平整度，通常使用化學機械拋光(Chemical?Mechanical?Polishing，CMP)工藝使金屬介質層形貌平坦化。CMP是一種研磨工藝，其借助拋光液的化學腐蝕作用以及超微粒子的研磨作用在被研磨的介質表面上形成光潔平坦表面。在過去的十年里，CMP一直被公認為是超大規模電路階段最好的材料全局平坦化方法。

但是，當電路工藝節點降低到90nm以下，尤其到65nm和45nm以下時，CMP過程之后的表面厚度對底層金屬形貌的依賴問題凸顯出來，由于金屬形貌不同而產生的厚度變化可大于30％。同時還帶來兩個重要問題：金屬碟形和氧化層侵蝕，這兩個問題也與版圖圖形特征如金屬線寬和線間距密切相關。

冗余金屬填充作為版圖后期處理的一個過程，可以用來減少由于圖案依賴性引起的CMP平整度問題。在CMP過程之前，將冗余金屬填充物填到晶片上，從而使得IC芯片圖案CMP后的厚度接近一致。但冗余金屬填充導致的問題是，由于金屬互連線間加入了多余的金屬，使得線間電容增加，而線間電容的增加會影響電路的信號完整性(Signal?Integrity，SI)，進而導致電路的功能錯誤，不考慮這一影響可能對電路的功能造成毀滅性的后果。

而現有的冗余金屬填充方法要么僅考慮平坦性的因素，而未考慮由于冗余金屬的加入使得線間電容的增加，參考發明專利“半導體制造工藝的冗余金屬填充方法以及半導體裝置(申請號200710103909.X，公開號CN101231667A)”；要么僅考慮線間耦合電容的增加而未顧及平坦性因素。對一方面過度追求而對另一方面的忽視很可能導致最終芯片無法正常使用。

因此，隨著工藝節點的不斷減小，電路中的單元越來越精細，如何在實際電路中有針對性地進行冗余金屬填充，從而使得芯片CMP后的厚度盡可能一致，并且將線間電容的增加控制在可以接受的范圍內便成了一大挑戰。

發明內容

本發明的目的旨在至少解決上述技術問題之一，特別是解決布線之后電路版圖的平整度降低以及加入冗余金屬后線間電容增量過大的問題。

為達到上述目的，本發明提出一種填充冗余金屬的方法，包括以下步驟：A.提供電路版圖；B.提取所述電路版圖上的金屬線間的電容以獲取電容報告；C.模擬平坦化工藝以獲取所述電路版圖的平坦性報告，并且獲取所述電路版圖的平坦性熱點；D.對所述平坦性熱點填充冗余金屬并依此調整所述電容報告，獲取所述電路版圖的電容熱點；E.調整冗余金屬的填充直至消除所述電容熱點。

優選地，步驟A包括以電子設計自動化文件格式提供所述版圖。

優選地，步驟A包括以GDS格式提供所述版圖。

優選地，步驟B包括使用軟件工具提取所述金屬線間的電容，所述軟件工具包括電容提取工具。

優選地，步驟C包括將所述電路版圖分成數個分塊，并在軟件環境中獲得各分塊的平坦性數據。

優選地，所述軟件環境包括使用化學機械研磨軟件模擬工具對各個所述分塊進行模擬，以獲得各個所述分塊的厚度和獲取平坦性熱點。

優選地，所述獲取平坦性熱點的方法包括：將分塊厚度與所有分塊平均厚度之差的絕對值大于閾值厚度的分塊定義為平坦性熱點。

優選地，步驟D所述獲取電容熱點的方法包括：將填充冗余金屬后的電容與未填充冗余金屬的電容之差大于閾值電容的分塊定義為電容熱點。

優選地，步驟E所述調整冗余金屬的填充包括增加冗余金屬與金屬線之間的距離。

優選地，步驟E之后還包括：重復步驟C-E，直至消除所述電路版圖的所有平坦性熱點和電容熱點。

本發明通過結合模擬平坦性和提取金屬線間電容，以對冗余金屬填充進行評估和調整，并且通過多次迭代過程消除電路版圖的所有平坦性熱點和電容熱點，從而既能夠確保CMP后的電路版圖厚度的一致性，以提高芯片的良率，又能夠防止芯片的功能因為冗余金屬的引入而遭到破壞，以確保電路版圖中金屬線的信號完整性。