[發明專利]一種輸出帶低壓差線性穩壓器的低溫度系數CMOS帶隙基準電路

有效

• 申請號: 201010609486.0
• 申請日: 2010-12-28
• 公開（公告）號: CN102073332A
• 公開（公告）日: 2011-05-25
• 發明（設計）人: 朱彤;徐倩龍;黃龍;謝淼;黃飛;袁圣越;許帥;任旭;馬聰;蔣穎丹;賴宗聲;張潤曦
• 申請（專利權）人: 華東師范大學
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 上海藍迪專利事務所 31215
• 代理人: 徐筱梅;王騮

1.一種輸出帶低壓差線性穩壓器的低溫度系數CMOS帶隙基準電路，其特征在于該電路包括啟動電路模塊（A）、帶隙基準模塊（B）、鉗位運算放大器（D）和基于低壓差線性穩壓器的輸出驅動模塊（C），其中：啟動電路模塊（A）包括第一MOS管（M1）、第二MOS管（M2）、第三MOS管（M3）、第四MOS管（M4）、第五MOS管（M5）、第六MOS管（M6）和第七MOS管（M7）；帶隙基準模塊（B）包括第一鏡像電流管（M8）、第一晶體管（Q1）、第二鏡像電流管（M9）、第三鏡像電流管（M10）、第二晶體管（Q2）、第一電阻（R1）、第四鏡像電流管（M11）、第三晶體管（Q3）及第二電阻（R2）；鉗位運算放大器（D）包括第一尾電流管（N1）、第二尾電流管（N2）、第三尾電流管（P1）、第四尾電流管（P2）、第五尾電流管（P3），第一差分輸入管（P4）、第二差分輸入管（P5），第一負載管（N3）、第二負載管（N4）、第三負載管（N5）、第一零點補償電阻（Rz）及第一零點補償電容（Cz）；基于低壓差線性穩壓器的輸出驅動模塊（C）包括第五鏡像電流管（M12）、第六鏡像電流管（M13）、第六尾電流管（M18）、第三差分輸入管（M16）、第四差分輸入管（M17）、第四負載管（M14）、第五負載管（M15）、第二零點補償電阻（R3）、第二零點補償電容（C1）、調整管（M19）、第一分壓電阻（R4）及第二分壓電阻（R5）；

所述第一MOS管（M1）的源端接電源端（VDD）、柵端接地；第一MOS管（M1）的漏端、第二MOS管（M2）的漏端和第三MOS管（M3）的柵端相連；第二MOS管（M2）的源端接地；第二MOS管（M2）的柵端、第五MOS管（M5）的柵端、漏端、第四MOS管（M4）的漏端和第七MOS管（M7）的柵端相連；第三MOS管（M3）的源端接地；第三MOS管（M3）的漏端、第四MOS管（M4）的柵端、第六MOS管（M6）的柵端、第一鏡像電流管（M8）的柵端、第二鏡像電流管（M9）的柵端、第三鏡像電流管（M10）的柵端、第四鏡像電流管（M11）的柵端、第五鏡像電流管（M12）的柵端、鉗位運算放大器（D）的輸出端、第六MOS管（M6）的漏端和第七MOS管（M7）的漏端相連；第四MOS管（M4）的源端接電源端（VDD）；第五MOS管（M5）的源端接地；第六MOS管（M6）的源端接電源端（VDD）；第七MOS管（M7）的源端接地；第一鏡像電流管（M8）的源端接電源（VDD）；第一鏡像電流管（M8）的漏端、鉗位運算放大器（D）的負輸入端（VIN）和第一晶體管（Q1）的發射極相連；第一晶體管（Q1）的基極、集電極和地相連；第二鏡像電流管（M9）的源端與電源端（VDD）相連；第二鏡像電流管（M9）的漏端、鉗位運算放大器（D）的正輸入端（VIP）和第一電阻（R1）的一端相連；第一電阻（R1）的另一端和第二晶體管（Q2）的發射極相連；第二晶體管（Q2）的基極、集電極和地相連；第三鏡像電流管（M10）的源端和電源端（VDD）相連；第三鏡像電流管（M10）的漏端、第二電阻（R2）的一端和第四差分輸入管（M17）的柵端相連；第二電阻（R2）的另一端和第三晶體管（Q3）的發射極相連；第三晶體管（Q3）的基極、集電極和地相連；第四鏡像電流管（M11）的源端和電源端（VDD）相連；第四鏡像電流管（M11）的漏端和鉗位運算放大器（D）的電流輸入端（BIAS）相連；第五鏡像電流管（M12）的源端和電源端相連；第五鏡像電流管（M12）的漏端、第六鏡像電流管（M13）的漏端、柵端和第六尾電流管（M18）的柵端相連；第六鏡像電流管（M13）的源端和地相連；第四負載管（M14）的源端和電源端（VDD）相連；第四負載管（M14）的漏端、柵端和第三差分輸入管（M16）的漏端相連；第五負載管（M15）的源端和電源端（VDD）相連；第五負載管（M15）的漏端、第四差分輸入管（M17）的漏端、第二零點補償電阻（R3）的一端和調整管（M19）的柵端相連；第三差分輸入管（M16）的柵端、調整管（M19）的漏端和第一分壓電阻（R4）的一端相連；第三差分輸入管（M16）的源端、第四差分輸入管（M17）的源端和第六尾電流管（M18）的漏端相連；第六尾電流管（M18）的源端和地相連；調整管（M19）的源端和電源端相連；第二零點補償電阻（R3）的另一端和第二零點補償電容（C1）的一端相連；第二零點補償電容（C1）的另一端和地相連；第一分壓電阻（R4）的另一端和第二分壓電阻（R5）的一端相連；第二分壓電阻（R5）的另一端和地相連；鉗位運算放大器（D）的第一尾電流管（N1）的漏端、柵端、第二尾電流管（N2）的柵端和第四鏡像電流管（M11）的漏端相連；第一尾電流管（N1）的源端和地相連；第二尾電流管（N2）的源端和地相連；第二尾電流管（N2）的漏端、第三尾電流管（P1）的漏端、柵端、第四尾電流管（P2）的柵端和第五尾電流管（P3）的柵端相連；第三尾電流管（P1）的源端和電源端（VDD）相連；第四尾電流管（P2）的源端和電源端（VDD）相連；第四尾電流管（P2）的漏端、第一差分輸入管（P4）的源端和第二差分輸入管（P5）的源端相連；第一差分輸入管（P4）的漏端、第一負載管（N3）的漏端、柵端和第二負載管（N4）的柵端相連；第二差分輸入管（P5）的漏端、第二負載管（N4）的漏端、第二負載管（N5）的柵端和第一零點補償電阻（Rz）的一端相連；第一負載管（N3）的源端與地相連；第二負載管（N4）的源端與地相連；第五尾電流管（P3）的源端和電源端（VDD）相連；第五尾電流管（P3）的漏端、第三負載管（N5）的漏端和第一零點補償電容（Cz）的一端相連；第一零點補償電容（Cz）的另一端和第一零點補償電阻（Rz）的另一端端相連。

2.根據權利要求1所述的基準電路，其特征在于第一MOS管（M1）、第四MOS管（M4）、第六MOS管（M6）、第一鏡像電流管（M8）、第二鏡像電流管（M9）、第三鏡像電流管（M10）、第四鏡像電流管（M11）、第五鏡像電流管（M12）、第四負載管（M14）、第五負載管（M15）、調整管（M19）、第三尾電流管（P1）、第四尾電流管（P2）、第五尾電流管（P3）、第一差分輸入管（P4）及第二差分輸入管（P5）為PMOS管；第二MOS管（M2）、第三MOS管（M3）、第五MOS管（M5）、第七MOS管（M7）、第六鏡像電流管（M13）、第三差分輸入管（M16）、第四差分輸入管（M17）、第六尾電流管（M18）、第一尾電流管（N1）、第二尾電流管（N2）、第一負載管（N3）、第二負載管（N4）及第三負載管（N5）為NMOS管。