[發(fā)明專利]晶體管參數(shù)化模塊單元

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201010608305.2
• 申請(qǐng)日: 2010-12-23
• 公開(kāi)（公告）號(hào): CN102142437A
• 公開(kāi)（公告）日: 2011-08-03
• 發(fā)明（設(shè)計(jì)）人: 熊濤;程玉華
• 申請(qǐng)（專利權(quán)）人: 上海北京大學(xué)微電子研究院
• 主分類號(hào): H01L27/02
• 分類號(hào): H01L27/02;G06F17/50
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路領(lǐng)域，尤其涉及模擬集成電路設(shè)計(jì)后端。

背景技術(shù)

集成電路設(shè)計(jì)包括前端設(shè)計(jì)和后端設(shè)計(jì)兩個(gè)階段，前端設(shè)計(jì)負(fù)責(zé)邏輯實(shí)現(xiàn)，通常是使用verilog/VHDL之類語(yǔ)言，進(jìn)行行為級(jí)的描述。后端設(shè)計(jì)是指將前端設(shè)計(jì)產(chǎn)生的門級(jí)網(wǎng)表通過(guò)EDA設(shè)計(jì)工具進(jìn)行布局布線和進(jìn)行物理驗(yàn)證并最終產(chǎn)生供制造用的GDS文件的過(guò)程，其主要工作職責(zé)有：芯片物理結(jié)構(gòu)分析、邏輯分析、建立后端設(shè)計(jì)流程、版圖布局布線、版圖編輯、版圖物理驗(yàn)證、聯(lián)絡(luò)晶圓廠并提交生產(chǎn)數(shù)據(jù)。所謂GDS文件，是一種圖形化的文件，是集成電路版圖的一種格式。

隨著混合信號(hào)設(shè)計(jì)復(fù)雜性的日趨增加，開(kāi)發(fā)工藝設(shè)計(jì)工具包(PDK，ProcessDesign?Kit)并建立驗(yàn)證參考流程對(duì)于降低昂貴的設(shè)計(jì)反復(fù)所帶來(lái)的市場(chǎng)風(fēng)險(xiǎn)是非常重要的。一般來(lái)說(shuō)，晶圓廠會(huì)根據(jù)工藝技術(shù)的要求定制PDK的設(shè)計(jì)組件，每個(gè)工藝都會(huì)有一套對(duì)應(yīng)的PDK。

PDK是為模擬/混合信號(hào)IC電路設(shè)計(jì)而提供的完整工藝文件集合，是連接IC設(shè)計(jì)和IC工藝制造的數(shù)據(jù)平臺(tái)。PDK的內(nèi)容包括：

器件模型(Device?Model)：由Foundry提供的仿真模型文件；

符號(hào)和視圖(Symbols?&?View)：用于原理圖設(shè)計(jì)的符號(hào)，參數(shù)化的設(shè)計(jì)單元都通過(guò)了SPICE仿真的驗(yàn)證；

組件描述格式(CDF，Component?Description?Format)和Callback函數(shù)：器件的屬性描述文件，定義了器件類型、器件名稱、器件參數(shù)及參數(shù)調(diào)用關(guān)系函數(shù)集Callback、器件模型、器件的各種視圖格式等；

參數(shù)化單元(Pcell，Parameterized?Cell)：它由Cadence的SKILL語(yǔ)言編寫，其對(duì)應(yīng)的版圖通過(guò)了設(shè)計(jì)規(guī)則檢查(DRC，design?rule?check)和版圖與電路圖(LVS)驗(yàn)證，方便設(shè)計(jì)人員進(jìn)行原理圖驅(qū)動(dòng)的版圖(Schematic?DrivenLayout)設(shè)計(jì)流程；

技術(shù)文件(Technology?File)：用于版圖設(shè)計(jì)和驗(yàn)證的工藝文件，包含GDSII的設(shè)計(jì)數(shù)據(jù)層和工藝層的映射關(guān)系定義、設(shè)計(jì)數(shù)據(jù)層的屬性定義、在線設(shè)計(jì)規(guī)則、電氣規(guī)則、顯示色彩定義和圖形格式定義等；

物理驗(yàn)證規(guī)則(PV?Rule)文件：包含版圖驗(yàn)證文件DRC/LVS/RC提取，支持Cadence的Diva、Dracula、Assura等。

其中參數(shù)化單元(Pcell)中的參數(shù)指的就是CDF參數(shù)，它們的組合能夠?qū)崿F(xiàn)用戶定制的所有功能，是PDK的核心部分。實(shí)際上，PDK的庫(kù)就是指所有參數(shù)化單元的合集。具體來(lái)說(shuō)，參數(shù)化單元有以下作用：

(1)可以加速插入版圖的數(shù)據(jù)，避免了單元的重復(fù)創(chuàng)建；

(2)節(jié)省了物理磁盤的空間，相似部分可以被連接到相同的資源；

(3)避免了因?yàn)橐S護(hù)相同單元的多個(gè)版本而發(fā)生的錯(cuò)誤；

(4)實(shí)現(xiàn)了層級(jí)的編輯功能，不需要為了改變版圖的設(shè)計(jì)而去改變層級(jí)結(jié)構(gòu)。

總之，如果擁有了經(jīng)過(guò)驗(yàn)證的參數(shù)化單元結(jié)構(gòu)、符號(hào)及規(guī)則等優(yōu)化集合的PDK，IC設(shè)計(jì)人員的工作就能從繁瑣易錯(cuò)的任務(wù)中解脫出來(lái)而變得高質(zhì)量且富有效率。

在傳統(tǒng)版圖單元庫(kù)中，只存在mos晶體管基本單元，版圖繪制人員在繪制匹配MOS晶體管時(shí)，先調(diào)用兩個(gè)帶參數(shù)的mos晶體管，然后再根據(jù)電路仿真所確認(rèn)出來(lái)的mos晶體管尺寸參數(shù)，對(duì)每個(gè)mos晶體管的版圖單元進(jìn)行參數(shù)設(shè)置，接著根據(jù)匹配的原則進(jìn)行連接與布局，在后期修改過(guò)程中，若mos晶體管尺寸有所變化，則改動(dòng)操作非常繁瑣，而且容易在不經(jīng)意中發(fā)生錯(cuò)誤。

發(fā)明內(nèi)容

本發(fā)明提供了大尺寸匹配晶體管參數(shù)化模塊單元，以提高繪制版圖的效率，改善版圖的穩(wěn)定性。

本發(fā)明提供的大尺寸匹配晶體管參數(shù)化模塊單元，由兩個(gè)固定匹配連接關(guān)系的晶體管組成。所述模塊單元提供控制晶體管柵長(zhǎng)和柵寬兩個(gè)參數(shù)，修改所述的兩個(gè)參數(shù)，可以調(diào)整晶體管的尺寸，內(nèi)部將自動(dòng)做出相應(yīng)調(diào)整，仍然保持匹配連接關(guān)系。

可選的，所述模塊單元中引出八條金屬線，供模塊單元外部電路連接。

可選的，可以隨時(shí)調(diào)整所述晶體管的柵面積，根據(jù)實(shí)際版圖允許面積，優(yōu)化匹配精確度。

可選的，所述模塊單元采用完全的共質(zhì)心版圖結(jié)構(gòu)。

可選的，所述晶體管左右兩邊加上等距離的陪襯柵極，避免了因多晶硅刻蝕速率不一致引起的失配。

可選的，所述模塊單元中將陪襯管的柵電極與背柵相連，有助于保證晶體管的電學(xué)特性不受陪襯管下方形成的偽溝道影響。