[發(fā)明專利]BCH編譯碼方法及裝置

有效

• 申請?zhí)枺?/td>: 201010607556.9
• 申請日: 2010-12-27
• 公開（公告）號: CN102545914A
• 公開（公告）日: 2012-07-04
• 發(fā)明（設計）人: 施旺根
• 申請（專利權）人: 聯(lián)芯科技有限公司
• 主分類號: H03M13/15
• 分類號: H03M13/15;H04L1/00
• 代理公司: 上海晨皓知識產(chǎn)權代理事務所(普通合伙) 31260
• 代理人: 盧剛

技術領域

本發(fā)明涉及片上系統(tǒng)領域，尤其涉及一種BCH編譯碼方法及裝置。

背景技術

近年來由于各種手持設備的流行，帶動了Flash存儲器(閃存)的廣泛使用，然而由于自身的物理特點，F(xiàn)lash存儲器的穩(wěn)定性較差，經(jīng)過多次擦寫之后，發(fā)生錯誤的概率會逐漸增加；另一方面，隨著新工藝和技術的進步，F(xiàn)lash的存儲單元已經(jīng)逐漸從SLC(Single-level?Cell，單層單元)結構轉向MLC(Multi-level?Cell，多層單元)結構，從而帶來了存儲密度遞增和成本遞減等優(yōu)勢，但也導致了Flash中每個Page的出錯概率及錯誤個數(shù)相比較SLC大大增加。為保證數(shù)據(jù)存儲的正確，必須采用合適的糾錯碼技術。BCH碼是一種應用廣泛而有效的碼循環(huán)線性分組碼，它具有糾正多重差錯的能力，而且編譯碼比較簡單，能很好的滿足Flash的這種存儲特性要求。

由于多數(shù)SoC(System-on-a-Chip，片上系統(tǒng))對數(shù)據(jù)帶寬的要求，當用BCH碼控制Flash的讀寫時，現(xiàn)行技術多采取并行編譯碼的方式進行。目前，較先進的方法是采用8比特(bit)并行的方法，即編譯碼器每次并行處理8bit數(shù)據(jù)。

在實現(xiàn)上述BCH編譯碼的過程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術中至少存在如下問題：編碼方面，需要消耗過多的異或門，導致編碼器寄存器間的組合邏輯延遲過大，從而限制了編碼器可運行的最高頻率；譯碼方面，譯碼器數(shù)據(jù)帶寬過低，導致SoC與Flash進行交互時的數(shù)據(jù)傳輸效率過低。

發(fā)明內(nèi)容

本發(fā)明的實施例提供一種BCH編碼方法及裝置，能夠有效的提高Flash存儲器中BCH編碼運行的頻率。

為達到上述目的，本發(fā)明的實施例采用如下技術方案：

一種BCH編碼方法，包括：

設置查找表，所述查找表中預先存儲余式多項式各級系數(shù)，其中，所述余式多項式為當前編碼狀態(tài)寄存器的高8位與當前8位編碼數(shù)據(jù)按位進行異或運算，左移104位得到的多項式對生成多項式的余式；

根據(jù)編碼狀態(tài)寄存器當前時刻的狀態(tài)以及待編碼的8位數(shù)據(jù)，結合所述查找表，得到編碼狀態(tài)寄存器下一時刻的狀態(tài)。

同時，還提供了一種BCH編碼裝置，包括：

設置模塊，用于設置查找表，所述查找表中預先存儲余式多項式的各級系數(shù)，其中，所述余式多項式為當前編碼狀態(tài)寄存器的高8位與當前8位編碼數(shù)據(jù)按位進行異或運算，左移104位得到的多項式對生成多項式的余式；

編碼模塊，用于根據(jù)編碼狀態(tài)寄存器當前時刻的狀態(tài)以及待編碼的8位數(shù)據(jù)，結合所述查找表，得到編碼狀態(tài)寄存器下一時刻的狀態(tài)。

另一方面，本發(fā)明實施例還提供了一種BCH譯碼方法及BCH譯碼裝置，能夠使BCH譯碼裝置具有更高的數(shù)據(jù)帶寬。

為達到上述目的，本發(fā)明的實施例采用如下技術方案：

一種BCH譯碼方法，包括：

讀取位于閃存中頁面冗余區(qū)的所有校驗段數(shù)據(jù)，存儲在數(shù)據(jù)緩存器中；

讀取閃存中頁面信息區(qū)的多個信息段數(shù)據(jù)；

根據(jù)各信息段數(shù)據(jù)對應的伴隨式，記錄各個BCH碼的錯誤信息，并將所述錯誤信息存入數(shù)據(jù)緩存器；

片上系統(tǒng)數(shù)據(jù)讀取方根據(jù)所述錯誤信息完成糾錯。

同時，還提供了一種BCH譯碼裝置，其特征在于，包括：

第一讀取模塊，用于讀取位于閃存中頁面冗余區(qū)的所有校驗段數(shù)據(jù)，存儲在數(shù)據(jù)緩存器中；

第二讀取模塊，用于讀取閃存中頁面信息區(qū)的多個信息段數(shù)據(jù)；

錯誤信息記錄模塊，用于根據(jù)各信息段數(shù)據(jù)對應的伴隨式，記錄各個錯誤位置；

糾錯模塊，用于根據(jù)所述錯誤位置完成糾錯。

本發(fā)明的實施例提供一種BCH編譯碼方法及BCH編碼裝置和譯碼裝置，采用基于查找表法的并行編碼，使BCH編碼裝置可運行于更高頻率；同時采用一種全新的譯碼裝置結構，使得BCH譯碼裝置具有更高的數(shù)據(jù)帶寬，從而顯著提高SoC與Flash進行交互時的數(shù)據(jù)傳輸效率。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為實施例1中的BCH編碼方法流程圖；

圖2為實施例1中的BCH編碼裝置示意圖；

圖3為實施例2中的BCH譯碼方法流程圖；

圖4為實施例2中的BCH譯碼裝置示意圖；