[發(fā)明專(zhuān)利]異步串行通信數(shù)據(jù)接收時(shí)的抗干擾糾錯(cuò)采樣系統(tǒng)和方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201010607234.4
• 申請(qǐng)日: 2010-12-27
• 公開(kāi)（公告）號(hào): CN102546084A
• 公開(kāi)（公告）日: 2012-07-04
• 發(fā)明（設(shè)計(jì)）人: 張智
• 申請(qǐng)（專(zhuān)利權(quán)）人: 北京國(guó)睿中數(shù)科技股份有限公司
• 主分類(lèi)號(hào): H04L1/00
• 分類(lèi)號(hào): H04L1/00
• 代理公司: 中國(guó)專(zhuān)利代理(香港)有限公司 72001
• 代理人: 胡莉莉;王洪斌

技術(shù)領(lǐng)域

本發(fā)明涉及串行通信技術(shù)領(lǐng)域，尤其是涉及一種用于在異步串行通信中接收數(shù)據(jù)時(shí)進(jìn)行抗干擾糾錯(cuò)采樣的系統(tǒng)和方法。

背景技術(shù)

在串行通信中,常用“波特率”來(lái)描述數(shù)據(jù)的傳輸速率。所謂波特率,即每秒鐘傳送的二進(jìn)制位數(shù),其單位為BPS(bits?per?second)。波特率是衡量串行數(shù)據(jù)速度快慢的重要指標(biāo)。有時(shí)也用“單比特周期”來(lái)表示傳輸速率,它是波特率的倒數(shù)。例如波特率為9600bps指的是每秒傳送?9600位,在這9600位中包含有字符位和諸如奇偶校驗(yàn)位等的其它位。

在數(shù)據(jù)傳輸過(guò)程中,所有單比特的傳輸都有著根據(jù)波特率來(lái)設(shè)置的相同的傳輸時(shí)間，該傳輸時(shí)間被稱(chēng)為單比特周期。例如，單比特周期具有16個(gè)波特率時(shí)鐘。為了確保在異步串行通信中進(jìn)行數(shù)據(jù)接收時(shí)能夠穩(wěn)定地采樣，同時(shí)避免不同比特傳輸在邊沿跳變時(shí)會(huì)產(chǎn)生振鈴或過(guò)沖等抖動(dòng)，傳統(tǒng)上多采用如圖1所示的設(shè)計(jì)。

在圖1所示的系統(tǒng)設(shè)計(jì)中，輸入信號(hào)RX經(jīng)寄存器同步之后一方面被傳輸給數(shù)據(jù)接收模塊，另一方面被傳輸給狀態(tài)判定模塊。狀態(tài)判定模塊的作用是檢測(cè)異步串口的起始位、終止位等信息，并在此次輸入的信號(hào)RX中提取為進(jìn)行采樣判定所需的采樣時(shí)刻。在狀態(tài)判定模塊提取出進(jìn)行采樣判定所需的采樣時(shí)刻之后，狀態(tài)判定模塊向數(shù)據(jù)接收模塊發(fā)送采樣使能信號(hào)，從而使得數(shù)據(jù)接收模塊盡可能在輸入信號(hào)RX的單比特傳輸周期的中部對(duì)信號(hào)進(jìn)行采樣。數(shù)據(jù)接收模塊將采樣得到的結(jié)果輸出，以進(jìn)行后續(xù)數(shù)據(jù)處理。數(shù)據(jù)接收模塊還將輸出結(jié)果同時(shí)反饋給狀態(tài)判定模塊，以通知狀態(tài)判定模塊提取針對(duì)下一輸入信號(hào)進(jìn)行采樣判定所需的采樣時(shí)刻。

圖2示意性示出了圖1中所示的數(shù)據(jù)接收模塊的采樣時(shí)刻。當(dāng)檢測(cè)到數(shù)據(jù)接收開(kāi)始時(shí)，數(shù)據(jù)接收模塊根據(jù)狀態(tài)判定模塊提取的采樣時(shí)刻被使能在大約靠近單比特周期中部的波特率時(shí)鐘沿進(jìn)行采樣，以便保持采樣穩(wěn)定。同時(shí)，這種采樣方式避免了不同比特之間的傳輸跳變的邊沿抖動(dòng)所帶來(lái)的影響。

但是，在加入了隨機(jī)的脈沖干擾信號(hào)之后，隨機(jī)脈沖的干擾也可能出現(xiàn)在單比特周期的中部。因此，在這種情況下，可能采樣到錯(cuò)誤的數(shù)據(jù)。

發(fā)明內(nèi)容

本發(fā)明的目的在于克服現(xiàn)有的異步串行通信數(shù)據(jù)接收模塊在干擾條件下采樣到錯(cuò)誤數(shù)據(jù)的不足，從而提供一種較穩(wěn)定的自動(dòng)糾正干擾的用于在異步串行通信中接收數(shù)據(jù)的方法和系統(tǒng)。

根據(jù)本發(fā)明的一方面，提出了一種用于在異步串行通信中接收數(shù)據(jù)時(shí)進(jìn)行抗干擾糾錯(cuò)采樣的系統(tǒng)。所述系統(tǒng)包括采樣模塊和控制模塊。當(dāng)數(shù)據(jù)接收開(kāi)始時(shí)，輸入信號(hào)被傳輸?shù)讲蓸幽K和控制模塊。控制模塊根據(jù)輸入信號(hào)確定多個(gè)采樣時(shí)刻和接收判定時(shí)刻。當(dāng)采樣模塊接收到來(lái)自控制模塊的采樣時(shí)刻控制信號(hào)時(shí)，采樣模塊對(duì)輸入信號(hào)進(jìn)行采樣。所述系統(tǒng)還包括糾錯(cuò)輸出模塊，其接收采樣模塊輸出的采樣輸出結(jié)果。當(dāng)糾錯(cuò)輸出模塊接收到來(lái)自控制模塊的接收判定時(shí)刻控制信號(hào)時(shí)，糾錯(cuò)輸出模塊對(duì)來(lái)自采樣模塊的采樣輸出結(jié)果進(jìn)行統(tǒng)計(jì)并且根據(jù)統(tǒng)計(jì)結(jié)果輸出數(shù)據(jù)接收結(jié)果。

優(yōu)選地，當(dāng)采樣模塊輸出的采樣輸出結(jié)果中的高電平個(gè)數(shù)多于低電平個(gè)數(shù)時(shí)，糾錯(cuò)輸出模塊的輸出結(jié)果為高電平；當(dāng)采樣模塊輸出的采樣輸出結(jié)果中的低電平個(gè)數(shù)多于高電平個(gè)數(shù)時(shí)，糾錯(cuò)輸出模塊的輸出結(jié)果為低電平。

根據(jù)輸入信號(hào)，控制模塊將采樣時(shí)刻確定為單比特周期中的前N-1個(gè)波特率時(shí)鐘，并將接收判定時(shí)刻確定為單比特周期中的第N個(gè)波特率時(shí)鐘。在本發(fā)明中，N是單比特周期所包含的波特率時(shí)鐘個(gè)數(shù)。通常情況下，N個(gè)波特率時(shí)鐘為三個(gè)或三個(gè)以上的波特率時(shí)鐘。可替換地，以若干個(gè)相鄰的波特率時(shí)鐘為一組，可以將單比特周期中的前多組波特率時(shí)鐘選擇為采樣時(shí)刻。相對(duì)應(yīng)地，接收判定時(shí)刻被確定為單比特周期中的在所選擇的采樣時(shí)刻之后的某個(gè)波特率時(shí)鐘。

優(yōu)選地，數(shù)據(jù)接收結(jié)果被反饋給控制模塊，使得控制模塊開(kāi)始針對(duì)下一輸入信號(hào)確定采樣時(shí)刻和接收判定時(shí)刻。并且當(dāng)控制模塊接收到所反饋的數(shù)據(jù)接收結(jié)果時(shí)，控制模塊還向糾錯(cuò)輸出模塊發(fā)送復(fù)位控制信號(hào)，使得糾錯(cuò)輸出模塊將統(tǒng)計(jì)結(jié)果清零。

在本發(fā)明中，對(duì)輸入信號(hào)進(jìn)行采樣是在整個(gè)單比特周期中對(duì)波特率時(shí)鐘沿進(jìn)行采樣。

優(yōu)選地可通過(guò)比較單元和寄存單元來(lái)實(shí)現(xiàn)根據(jù)本發(fā)明的系統(tǒng)中的糾錯(cuò)輸出模塊。特別優(yōu)選地，通過(guò)比較電路和移位寄存器來(lái)實(shí)現(xiàn)根據(jù)本發(fā)明的系統(tǒng)中的糾錯(cuò)輸出模塊。