[發明專利]通用DSP處理器中FFT計算實現裝置和方法

有效

• 申請號: 201010607219.X
• 申請日: 2010-12-27
• 公開（公告）號: CN102567282A
• 公開（公告）日: 2012-07-11
• 發明（設計）人: 樊廣超
• 申請（專利權）人: 北京國睿中數科技股份有限公司
• 主分類號: G06F17/14
• 分類號: G06F17/14
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 張曉冬;盧江

技術領域

本發明涉及信號處理領域和通用DSP處理器領域，尤其涉及一種通用DSP處理器中FFT計算實現裝置和方法。

背景技術

數字信號處理（DSP,?Digital?Signal?Processing）主要指對數字信號的處理，它對于許多應用來說都是必需的，所述應用例如是數字信號及圖像濾波、語音合成、高速調制解調器、語音識別、信號及圖像壓縮等等。

通用DSP處理器是指是一種處理大量數字信號信息的微處理器，具有強大的數據處理能力和很高的運行速度。在通用DSP處理器中常常使用DFT（Discrete?Fourier?Transform,?離散傅里葉變換）來對離散信號進行處理，但是DFT的計算復雜度較高。隨之出現的FFT（Fast?Fourier?Transform，快速傅里葉變換）不但將DFT的計算復雜度由????????????????????????????????????????????????降到了，而且其控制相對簡單，存儲單元結構簡單，耗費硬件資源最少，從而便于低功耗系統設計，因此在數字信號領域，尤其在數字通信、圖像處理、無線通信等方面FFT都有極為廣泛的應用。目前存在許多基于ASIC或者FPGA的FFT處理器。

FFT處理器通常有兩種結構，一種是級聯結構，一種是單級結構。所述級聯結構是指具有多級計算單元，前一級的計算結果作為后一級的輸入；所述單級結構是指只有一級的計算單元，計算結果作為下一次計算的輸入，循環計算。在FFT處理器中采用基于cooley-turkey算法實現的流水線結構，由于cooley?turkey具有原址計算的特點，所以易于硬件實現。

常用的FFT處理器都采用多級結構，計算速度快，可以實現流水線計算，但是通用性不強，且價格昂貴。如果要完成各種常用信號處理，還需要通用DSP核來協助處理。對于通用DSP處理器，沒有FFT計算所需要的巨量存儲器，且計算單元比較少，其通常采用單級結構。該單級結構主要包括基2或基4?FFT計算單元，每次只能進行一級FFT碟形計算。

就基2?FFT計算來說，其只能處理2^N點，其中，N=1,….,n。而基4?FFT計算，其只能處理點，其中，N=1,….,n，例如16點、256點、1024點等等，卻無法處理32點、128點、512點、2048點等點。

由上述可知，基2?FFT計算比基4?FFT計算的作用范圍大，但是基4?FFT計算的并行性價比要比基2?FFT計算的高，并且基4?FFT計算的速度要比基2FFT計算快。

發明內容

本發明公開了一種計算效率高的通用DSP處理器中FFT計算實現裝置和方法。

為了解決上述問題，本發明通用DSP處理器中FFT計算實現裝置的技術方案包括：

通用DSP處理器中FFT計算實現裝置，用于對存儲在RAM中的計算點進行FFT變換，其特征在于，包括FFT計算點處理控制單元、數據輸入控制單元、混合基FFT計算單元、數據輸出控制單元和旋轉因子計算單元，其中：

所述FFT計算點處理控制單元將點數大于等于閾值的計算點轉換為二維數據I×J,?其中I為4的冪且I×J等于該FFT計算點的點數，對于小于閾值的計算點和二維數據轉換后的數據，若不能進行純基4計算則進行基4或基2的混合級計算的控制；

所述數據輸入控制單元用于根據所述FFT計算點處理控制單元處理的結果產生FFT計算點在RAM中的反序地址，使用DMA讀取數據，輸送給所述混合基FFT計算單元；

所述旋轉因子計算單元用于計算旋轉因子并輸出給所述混合基FFT計算單元；

所述混合基FFT計算單元用于結合所述旋轉因子對輸入的計算點進行基4?FFT碟形計算或者基2?FFT碟形計算；

所述數據輸出控制單元用于把經過所述混合基FFT計算單元處理的結果按其在RAM中的原地址輸出。

所述混合基FFT計算單元包括：

數據緩存，用于緩存所述數據輸入控制單元輸送的數據或中間結果；

彼此連接的4個乘法器和8個加法器，用于結合旋轉因子對所述數據緩存中的數據進行一級基4?FFT碟形計算或者基2?FFT碟形計算，并輸出計算結果給輸出控制單元。

所述計算點處理控制單元包括：

數據二維變換邏輯單元，用于對大于閾值的計算點進行二維的分組以產生對應的二維數組信息，包含地址，行號和列號；