[發明專利]一種可陣列式用的全數字CMOS工藝實現的柵壓自舉開關

有效

• 申請號: 201010604307.4
• 申請日: 2010-12-24
• 公開（公告）號: CN102006041A
• 公開（公告）日: 2011-04-06
• 發明（設計）人: 任俊彥;王明碩
• 申請（專利權）人: 復旦大學
• 主分類號: H03K17/687
• 分類號: H03K17/687
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

1.一種柵壓自舉開關，其特征在于該電路包括柵壓自舉開關（39）和保持電容（38）；其中柵壓自舉開關（39）包括柵壓自舉PMOS管M_P7（29）、自舉環路開關M_P4（28）、M_P5（31）和M_N9（30）、M_P5柵壓控制端電壓驅動電路（32）、開關管柵壓泄放回路（33）、輔助開關管MN₁₂（34）、NMOS開關管M_N13（35）、模擬信號輸入端（36）和離散信號輸出端（37），其中柵壓自舉開關（39）中的自舉電容采用PMOS管M_P7實現，即將PMOS管M_P7的源端、漏端和襯底連接到一起作為電容的上極板和柵壓自舉環路開關的M_P4的漏端連到一起，而PMOS管M_P7的柵端和柵壓自舉環路開關M_N9的漏端連到一起作為電容的下極板。

2.根據權利要求1所述的柵壓自舉開關，其特征在于工作過程為：

（1）在時鐘clk由低變高，clkb由高變低的時候，M_N9關斷，M_N10導通，M_P5的柵壓被拉低，從而使得M_P5導通，反向連接的M_P7形成的反型區電容在前一個時鐘周期相位被充電到VDD，因此在M_P5導通的后，反向連接的M_P7的反型區電容在這一時刻與M_P4漏端和M_N13柵端的寄生電容進行電荷重分配，使得M_N13的柵壓變為???????????????????????????????????????????????，其中C_P1和C_P2分別表示M_P4漏端和M_N13柵端的寄生電容，取M_P7的尺寸較大，使得M_P7>>（C_P1+C_P2），則M_N13的柵壓近似為VDD；此時M_N11、M_N12和M_N13均導通，模擬輸入信號Vin（36）通過M_N12導通管傳遞到M_P7的柵端，將M_P7源漏端的電壓自舉為（VDD+Vin），這樣通過自舉環路將其傳遞給M_N13柵端，從而使得M_N13的導通電阻Ron近似表示為，與輸入無關，實現自舉功能；

（2）在時鐘clk由高變低，clkb由低變高的時候，?M_N15?導通，M_N16?斷開，M_N14?也導通，M_N13?柵端的電荷通過M_N15和M_N14?對地放電，M_N11、M_N12和M_N13因此被關斷；M_P6?也因clk變低而導通，使得M_P5?的柵壓變高，并被關斷；M_P4?和M_N9?導通，使得M_P7的兩端接到VDD?和地，電源對反向PMOS等效電容充電，使其兩端的電壓差值仍然維持在接近VDD；

（3）當時鐘clk再次反轉時，則重復過程（1）操作，如此往復，?M_P7反向連接兩端的電壓差始終是VDD，保證了該反型區等效電容的恒定。