[發(fā)明專利]D/A轉(zhuǎn)換器電路及其電壓供給控制方法

無效

• 申請?zhí)枺?/td>: 201010603564.6
• 申請日: 2010-12-22
• 公開（公告）號: CN102118170A
• 公開（公告）日: 2011-07-06
• 發(fā)明（設(shè)計）人: 松田覺
• 申請（專利權(quán)）人: 瑞薩電子株式會社
• 主分類號: H03M1/66
• 分類號: H03M1/66;G09G3/36
• 代理公司: 中原信達知識產(chǎn)權(quán)代理有限責任公司 11219
• 代理人: 孫志湧;穆德駿

通過引用并入

本申請基于并且要求2009年12月22日提交的日本專利申請No.2009-290360的優(yōu)先權(quán)，其內(nèi)容在此通過引用整體并入。

技術(shù)領(lǐng)域

本發(fā)明涉及D/A轉(zhuǎn)換器電路及其電壓供給控制方法。

背景技術(shù)

近年來，大的平板顯示裝置的開發(fā)已經(jīng)日益活躍。在大的平板顯示器當中，因為較低的功率消耗和其它的優(yōu)點，因此LCD(液晶顯示器)引起關(guān)注。LCD被裝備有驅(qū)動以矩陣布置在顯示器上的像素的LCD驅(qū)動器IC(集成電路)。

圖12示出現(xiàn)有技術(shù)中的LCD驅(qū)動器IC1的構(gòu)造。如圖12中所示，LCD驅(qū)動器IC1包括邏輯電路10、電平移位器20、D/A轉(zhuǎn)換器(DAC)電路30、以及輸出級緩沖器40。

邏輯電路10生成數(shù)字灰階信號，數(shù)字灰階信號中的每一個由n(在下文中，假定n＝6)位組成并且被用于確定每個像素的灰階信號。注意的是，數(shù)字灰階信號具有CMOS信號電平，例如，大約4V的電壓。

電平移位器20將通過邏輯電路10生成的數(shù)字灰階信號的電平位移位到大約10V的高電勢。

DAC電路30將從電平移位器20輸出的數(shù)字灰階信號轉(zhuǎn)換為模擬灰階信號。DAC電路30選擇提供的選擇電壓VP1至VP64中的一個和選擇電壓VN1至VN64中的一個并且將所選擇的電壓輸出到輸出級緩沖器40以生成模擬灰階信號。

輸出級緩沖器40執(zhí)行用于從DAC電路30提供的模擬灰階信號的電流緩沖，并且將緩沖的電流輸出到顯示像素。

圖13示出DAC電路30的構(gòu)造。如圖13中所示，DAC電路30包括PchDAC31、NchDAC?32、以及梯形電阻器單元33。注意在LSD中，需要以特定間隔反轉(zhuǎn)像素電極和其對向電極之間施加的電壓的極性以防止液晶材料的劣化。被提供以執(zhí)行施加給像素電極的電壓的此極性反轉(zhuǎn)的極性開關(guān)SW51和SW52分別被連接在DAC電路30的輸入側(cè)和輸出側(cè)。

梯形電阻器單元33分別接收來自于外部端子TVP1、TVP64、TVN1以及TVN64的電壓VP1、VP64、VN1以及VN64，并且生成選擇電壓VP1至VP64和選擇電壓VN1至VN64(稍后進行描述)。注意存在關(guān)系“VP1＞VP64”和“VN1＜VN64”。

PchDAC?31接收來自于電平移位器20的數(shù)字灰階信號，根據(jù)數(shù)字灰階信號選擇選擇電壓VP1至VP64中的一個，并且輸出所選擇的選擇電壓作為輸出選擇電壓VPout。NchDAC?32接收來自于電平移位器20的數(shù)字灰階信號，根據(jù)數(shù)字灰階信號選擇選擇電壓VN1至VN64中的一個，并且輸出所選擇的選擇電壓作為輸出選擇電壓VNout。

圖14示出DAC電路30的輸出模擬灰階信號和輸入數(shù)字灰階信號之間的關(guān)系的圖。注意，圖14示出其中面板是常白并且輸入數(shù)字信號具有六位的示例中的關(guān)系。如圖14中所示，當在正極性輸出狀態(tài)中數(shù)字灰階信號D[5:0]是[000000]時，例如，PchDAC?31選擇并且輸出選擇電壓VP1。此外，當數(shù)字灰階信號D[5:0]是[000001]時，PchDAC?31選擇并且輸出選擇電壓VP2。PchDAC?31以類似的方式對之后的數(shù)字灰階信號進行操作。最后，當數(shù)字灰階信號D[5:0]是[111111]時，PchDAC31選擇并且輸出選擇電壓VP64。在負極性輸出狀態(tài)中，通過NchDAC32執(zhí)行類似的數(shù)字模擬轉(zhuǎn)換。

圖15示出PchDAC?31和梯形電阻器單元33的詳細構(gòu)造。注意，對于梯形電阻器單元33，僅示出與PchDAC?31相對應(yīng)的構(gòu)造的一部分。

如圖15中所示，梯形電阻器單元33包括電阻元件R1至R63。均在電阻元件R1至R63中的一個與它的相鄰電阻元件之間的各結(jié)點處，梯形電阻器單元33生成分別從外部端子TVP1和TVP64施加的電壓VP1和VP64之間的中間電壓VP2至VP63。此外，梯形電阻器單元33將這些電壓作為選擇電壓VP1至VP64輸出到PchDAC?31。

PchDAC?31包括開關(guān)電路SW1_1至SW1_32、SW2_1至SW2_16、SW3_1至SW3_8、SW4_1至SW4_4、SW5_1、SW5_2、以及SW6_1。例如，開關(guān)電路SW1_1接收選擇電壓VP1和VP2并且根據(jù)6位數(shù)字灰階信號的LSB(最低有效位)，即，D[0]的值輸出接收到的選擇電壓VP1和VP2中的一個。類似地，開關(guān)電路SW1_2至SW1_32中的每一個接收選擇電壓VP3至VP64當中其對應(yīng)的兩個選擇電壓，并且根據(jù)數(shù)字灰階信號D[0]的值輸出接收到的選擇電壓中的一個。