[發(fā)明專利]同一襯底上具有高壓元件和低壓元件的半導(dǎo)體裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201010602387.X
• 申請(qǐng)日: 2010-12-23
• 公開(kāi)（公告）號(hào): CN102104038A
• 公開(kāi)（公告）日: 2011-06-22
• 發(fā)明（設(shè)計(jì)）人: J·龐納斯
• 申請(qǐng)（專利權(quán)）人: 普緣芯半導(dǎo)體科技(上海)有限公司
• 主分類號(hào): H01L27/02
• 分類號(hào): H01L27/02;H01L29/06;H01L27/06
• 代理公司: 上海翼勝專利商標(biāo)事務(wù)所(普通合伙) 31218
• 代理人: 翟羽

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體裝置，更具體而言，本申請(qǐng)涉及一種在同一襯底上具有高壓元件和低壓元件的半導(dǎo)體裝置。

背景技術(shù)

高壓半導(dǎo)體一般在同一襯底上使用高壓元件和低壓元件。在一些只有一個(gè)或少數(shù)幾個(gè)高壓裝置的應(yīng)用中，高壓裝置通常用作被稱為“開(kāi)集或開(kāi)漏“的配置。這意謂著電路中的高壓節(jié)點(diǎn)僅連接雙極晶體管的集電極或MOS晶體管的漏極。?電路中的低壓部分可由外部低壓電源供電或由一個(gè)片上高壓裝置供電。

上述結(jié)構(gòu)允許利用簡(jiǎn)單并因此相對(duì)不昂貴的的工藝來(lái)制造上述半導(dǎo)體電路。

在任何將高壓和低壓元件制造于同一襯底上的半導(dǎo)體工藝中，為成功制造裝置，設(shè)計(jì)者面臨三個(gè)需要平衡的重要因素。它們是：（1）制程復(fù)雜性，（2）最佳的電路功能，以及（3）半導(dǎo)體芯片的面積。

參見(jiàn)圖1。傳統(tǒng)上，在低壓元件10之間或低壓元件10與高壓元件20之間所必需或有利于絕緣的小的外延層厚度，與允許一些裝置的高壓操作在同一襯底上進(jìn)行之間，部分混合電路利用RESURF原理來(lái)尋找二者之平衡。

圖1左側(cè)顯示通過(guò)p型絕緣分散隔離的低電壓npn電晶體。由于ISO擴(kuò)散不是很深，因此epi必須很薄，這也意味著（mean）大的邊界擴(kuò)散和喪失于大絕緣區(qū)的面積。

這種方法還具有一些嚴(yán)重的缺陷，因?yàn)槁O下的襯底需要有高電阻，如圖1所示。低壓元件10和高壓元件20通過(guò)絕緣區(qū)隔離。低壓元件10可以是npn型雙極性晶體管，高壓元件20可以是dmos管。低壓元件10具有形成于n型外延層上方的集電極11、基極12和發(fā)射極13，n型外延層下方具有n型掩埋層nBL。高壓元件20具有形成于n型外延層上方的漏極21、柵極22和源極23，源極23形成于p型體24中。在該示例中，漏極21是摻雜的n+阱，其終止由該襯底產(chǎn)生的電場(chǎng)。這樣，漏極21下的整個(gè)電場(chǎng)被包含于半導(dǎo)體中。在遠(yuǎn)離漏極21（漂移區(qū)）的區(qū)域，電場(chǎng)能夠完全耗盡n型外延層30，因此電場(chǎng)能夠存在于半導(dǎo)體的上方。該被完全耗盡的n型外延層30（截止區(qū)(pinched?off)）限定的橫向電場(chǎng)，能夠支持裝置的漏極21和柵極22與漏極21和源極23之間的高壓。該n型外延層30耗盡的漂移區(qū)依附于下面的襯底，n型外延層30的完全耗盡必須發(fā)生在裝置的柵極或源極附近的橫向電場(chǎng)到達(dá)邊界值之前，以避免電壓擊穿。同樣，襯底的電阻率也被限定為確定的值以促進(jìn)n型外延層的耗盡。

在漏極下，情況不同，此處的襯底需要具有高電阻率以允許為了降低電場(chǎng)而實(shí)現(xiàn)的寬損耗區(qū)。由于漏極下的區(qū)域具有單邊階躍結(jié)的特征，因此薄的外延層的問(wèn)題會(huì)更加突出。本領(lǐng)域眾所周知的是，在相同峰值的電場(chǎng)，相對(duì)于雙邊階躍結(jié)，例如能夠利用厚的n型外延層形成的雙邊階躍結(jié)，單邊階躍結(jié)僅能支撐一半的電壓。根據(jù)上述可以清楚地知道，漏極下需要具有的襯底電阻率和漂移區(qū)下需要具有的襯底電阻率互相沖突。傳統(tǒng)的解決該襯底電阻率沖突的方法是利用厚的n型外延層為n+漏極下的耗盡區(qū)提供需要的額外空間。

發(fā)明內(nèi)容

本發(fā)明的目的是針對(duì)上述現(xiàn)有技術(shù)的不足，提供一種方法，以解決漏極下的襯底電阻率和漂移區(qū)下的襯底電阻率互相矛盾的問(wèn)題。為了漂移區(qū)下的n型外延層的合適損耗，襯底電阻率可以被最優(yōu)化，該最優(yōu)化允許利用合適的薄n型外延層以提供低壓元件之間的簡(jiǎn)單絕緣（simple?isolation）。

為滿足以上要求，本發(fā)明提供技術(shù)方案是：一種同一襯底上具有高壓元件和低壓元件的半導(dǎo)體裝置，包含襯底和形成于襯底上的低壓元件區(qū)域與高壓元件區(qū)域，所述高壓元件區(qū)域包含形成于襯底表面的n+漏極區(qū)，包圍該n+漏極區(qū)的n型外延層，以及形成于該n型外延層下方的深n型擴(kuò)散層，?名為n型外延擴(kuò)延擴(kuò)散層（epi?extension?diffusion)。

所述n型外延擴(kuò)延擴(kuò)散層的體積大于所述n+漏極區(qū)。

所述n型外延層的厚度小于5?um。

所述n+漏極區(qū)的擴(kuò)展?jié)舛却笥趎型外延層的摻雜濃度，n型外延層的摻雜濃度大于n型外延擴(kuò)展擴(kuò)散層的摻雜濃度，而n型外延擴(kuò)展擴(kuò)散層的摻雜濃度大于p型襯底的摻雜濃度。

所述n型外延層的摻雜濃度為2E15?atoms/cm³，而p型襯底層的摻雜濃度為2E14?atoms/cm³?。

所述高壓元件區(qū)域的電場(chǎng)強(qiáng)度隨深度延伸自n型外延層頂部至n型外延擴(kuò)展擴(kuò)散層底部逐漸增大，接著自p型襯底層頂部至p型襯底層底部逐漸減小。