[發明專利]電子器件和電子器件的制造方法

無效

• 申請號: 201010601613.2
• 申請日: 2010-12-20
• 公開（公告）號: CN102118919A
• 公開（公告）日: 2011-07-06
• 發明（設計）人: 川野連也;副島康志
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H05K1/11
• 分類號: H05K1/11;H05K3/46;H05K3/40
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 孫志湧;穆德駿

本申請基于日本專利申請No.2009-289822，其內容通過引用合并于此。

技術領域

本發明涉及一種電子器件和電子器件的制造方法。

背景技術

日本未審專利公布No.2000-299404公開了一種構造，其中布線圖案形成在芯襯底的兩個表面上或單側表面上，并且在其中布線圖案電連接到通過穿過芯襯底形成的導體部分的多層布線襯底中，芯襯底包括通過鍍形成的導通孔柱和導體芯部分組成的導體部分以及電絕緣導通孔柱與導體芯部分的絕緣體部分。通過利用化學鍍銅或濺射等形成導體層，隨后形成抗蝕劑圖案，并進行利用導體層作為饋電層的電解銅鍍，來形成導通孔柱和導體芯部分。通過在芯襯底上形成布線圖案，然后移除導體襯底，來獲得多層布線襯底。

日本未審專利公布No.2001-308532公開了一種印刷線路板的制造方法，包括：從單側包銅層壓襯底的樹脂層側向銅箔表面鉆孔的步驟；通過利用銅箔作為饋電層的電解鍍填充在樹脂層中形成的孔的步驟；平坦化孔的填充表面的步驟；粗化樹脂層的表面的步驟；在樹脂層上形成導電圖案的步驟；在其中形成導電圖案的樹脂層上形成積層(build-up)樹脂層的步驟；鉆孔積層樹脂層直到填充表面的表面的步驟；和通過利用銅箔作為饋電層的電解鍍填充在積層樹脂層中形成的孔的步驟。

發明內容

然而，在日本未審專利公布No.2000-299404中公開的技術中，存在下述問題：無論在什么時候進行電解鍍，都需要通過濺射或化學鍍形成用作電解鍍饋電層的膜，這導致了高制造成本。

在一個實施例中，提供一種電子器件，包括：具有第一表面和與第一表面相反的第二表面的多層布線襯底；第一絕緣膜，其形成多層布線襯底的第二表面側；多個第一導電部件，其形成在第一絕緣膜中以被暴露在多層布線襯底的第二表面側，并且其與第一絕緣膜一起組成第一布線層；第二絕緣膜，其形成多層布線襯底的第一表面側；多個第二導電部件，其形成在第二絕緣膜中，并且其與第二絕緣膜一起組成第二布線層；和第一電子組件，其安裝在多層布線襯底的第一表面處，并且電連接到多個第二導電部件中的任一個，其中多個第二導電部件分別直接連接到多個第一導電部件中的任一個或通過不同的導電材料連接到多個第一導電部件中的任一個，并且多個第一導電部件包括虛導電部件，并且虛導電部件直接連接到多個第二導電部件中的任一個或通過不同的導電材料連接到多個第二導電部件中的任一個，但是沒有形成與連接的第二導電部件連接的電流路徑。

在另一個實施例中，提供一種電子器件的制造方法，包括：在形成在饋電層上方并且分別電連接到饋電層的多個第三導電部件的上方形成第三絕緣膜；分別形成多個開口，其將多個第三導電部件中的至少一個暴露于第三絕緣膜；通過從饋電層饋電的電解鍍方法在第三絕緣膜中的多個開口內部形成多個第四導電部件，以形成包括多個第四導電部件和第三絕緣膜的第三布線層；在第三布線層上方安裝第四電子組件，并將多個第四導電部件中的任一個電連接到第四電子組件；以及移除饋電層，其中在形成多個第四導電部件時，在多個第四導電部件和饋電層之間提供為了從饋電層饋電而提供的虛導電部件。

根據這種構造，通過提供虛導電部件，利用從饋電層饋電的電解鍍方法，能夠形成多個第二導電部件或多個第四導電部件。從而，無論在什么時候進行電解鍍，都不需要通過濺射或化學鍍形成用作電解鍍饋電層的膜。因此，能夠通過簡單的過程形成多個第二導電部件和多個第四導電部件。

同時，上面提到的組件的任意組合，以及在這些方法、器件等等之中由本發明的表達的轉換所獲得的方法都有效地作為本發明的方面。

根據本發明，能夠以簡單的過程形成多層布線襯底的導電部件。

附圖說明

結合附圖，由下面某些優選實施例的描述，本發明的上述和其它的目的、優點和特征將更明顯，其中：

圖1是示出根據本發明的實施例的電子器件的構造的示例的截面圖。

圖2是用于說明圖1中示出的電子器件的每個導通孔和每個布線圖案的連接狀態的截面圖。

圖3A和3B是示出根據本發明的實施例的電子器件的制造過程的示例的工藝截面圖。

圖4A和4B是示出根據本發明的實施例的電子器件的制造過程的示例的工藝截面圖。

圖5A和5B是示出根據本發明的實施例的電子器件的制造過程的示例的工藝截面圖。

圖6A和6B是示出根據本發明的實施例的電子器件的制造過程的示例的工藝截面圖。

圖7A和7B是示出根據本發明的實施例的電子器件的制造過程的示例的工藝截面圖。