[發明專利]一種在閃存控制器中RS糾檢錯算法的高效利用方法

有效

• 申請號: 201010601301.1
• 申請日: 2010-12-17
• 公開（公告）號: CN102543207A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 劉升;張偉
• 申請（專利權）人: 西安奇維測控科技有限公司
• 主分類號: G11C29/42
• 分類號: G11C29/42
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種在閃存控制器中RS糾檢錯算法的高效利用方法，其特征在于，該方法包括：

提供兩個RS糾檢錯算法模塊，使用雙倍頻時鐘分時復用，完成32位數據接口數據的并行編譯碼運算；

具體是：

1)首先將32位數據線分成高16位和低16位，分別送到兩個RS模塊，則每個RS糾檢錯算法模塊只需要完成16位數據接口的編譯碼計算；

2)對于16bit位寬的數據，先給到1個16bit位寬的緩存中，當緩存中的數據有效之后，使用一個2倍頻的時鐘，在第一個時鐘先讀出緩存中的低8bit數據作為第一個原始數據送到RS糾檢錯算法模塊，在第二個時鐘讀出高8bit數據作為第二個原始數據送到RS糾檢錯算法模塊，循環進行，直到所有數據全部給到RS糾檢錯算法模塊；

3)在編譯碼結果輸出時，第一個時鐘將結果給到輸出緩存的低8位，第二個時鐘將結果給到輸出緩存的高8位，循環進行，直到所有結果全部輸出，同時，當輸出緩存中數據有效由，采用原始時鐘將數據讀出，最后，在將兩個16bit的數據合并之后輸出。

2.根據權利要求1所述種在閃存控制器中RS糾檢錯算法的高效利用方法，其特征在于，所述編碼運算包括：

1)將從數據緩存中輸出的32位數據拆分為2個16位數據(高16bit和低16bit)，并分別存入緩存；

2)RS編碼模塊采用一個2倍頻的時鐘，在第一個時鐘取出16bit數據的低8bit作為原始數據，在第二個時鐘取出16bit的高8bit作為原始數據，順序送入RS編碼模塊，循環交替進行直到一個扇區的數據全部傳輸完成；

3)等到512個字節的數據全部給到RS編碼模塊，停止從數據緩存中讀取數據；

4)等到編碼結果開始輸出，先將輸出的第一個8bit數據存放到緩存的低8位，第二個8bit數據存放到緩存的高8bit，循環交替進行；

5)將兩個緩存的16bit數據拼接成32bit數據，給到閃存控制器中；

6)編碼結束。

3.根據權利要求1所述種在閃存控制器中RS糾檢錯算法的高效利用方法，其特征在于，所述譯碼運算包括：

1)從閃存控制器中讀出32bit數據，拆分為2個16位數據(高16bit和低16bit)，并分別存入兩個RS糾檢錯算法模塊的16bit位寬的數據緩存中，使兩個RS糾檢錯算法模塊獨立進行運算；

2)RS譯碼模塊采用一個2倍頻的時鐘，在第一個時鐘取出16bit數據的低8bit作為原始數據，在第二個時鐘取出16bit的高8bit作為原始數據，循環交替進行；

3)等到512個字節的數據全部給到RS譯碼模塊，再從閃存控制器中讀出校驗信息(2*32bit)，按照上述方法給到RS譯碼模塊；

4)等待譯碼完成，當數據無錯誤或存在小于4個byte的錯誤時，直接將錯誤數據進行糾正，然后輸出。當數據錯誤大于4個byte時，通知閃存控制器存在不可糾正的錯誤，要求閃存控制器重新傳輸該扇區的數據；

5)譯碼結果輸出時，先將輸出的第一個8bit數據存放到緩存的低8位，第二個8bit數據存放到緩存的高8bit，循環交替進行；

6)將兩個緩存的16bit數據拼接成32bit數據，給到數據緩存中，只給出原始信息，刪除校驗信息；

7)譯碼結束。

4.根據權利要求1～3任一所述種在閃存控制器中RS糾檢錯算法的高效利用方法，其特征在于：所述糾檢錯模塊采用GF(2^8)域上的RS碼，其每個符號為8bit(1個byte)，其中原始數據長度為128個byte，校驗信息長度為2個byte，糾正1個byte的錯誤；對于512個字節的數據，將產生8個byte的校驗信息，糾正4個byte的錯誤。