[發明專利]三維半導體存儲器件及其制備方法有效
| 申請號: | 201010599602.5 | 申請日: | 2010-12-22 |
| 公開(公告)號: | CN102544049A | 公開(公告)日: | 2012-07-04 |
| 發明(設計)人: | 霍宗亮;劉明 | 申請(專利權)人: | 中國科學院微電子研究所 |
| 主分類號: | H01L27/24 | 分類號: | H01L27/24;H01L21/98;H01L45/00 |
| 代理公司: | 中科專利商標代理有限責任公司 11021 | 代理人: | 宋焰琴 |
| 地址: | 100029 *** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 三維 半導體 存儲 器件 及其 制備 方法 | ||
技術領域
本發明涉及微電子技術領域,尤其涉及一種非易失性高密度的三維半導體存儲器件及其制備方法。
背景技術
半導體存儲技術是微電子技術領域的關鍵技術之一。隨著信息技術從網絡和計算為核心轉入以存儲為核心,存儲技術的研究成為了信息技術研究的重要方向。當前存儲技術的研究主要集中在高密度、高性能的非揮發性閃存技術研究上面。隨著器件尺寸的不斷縮小,傳統FLASH技術在實現變比的過程中遭遇到越來越嚴重的技術難點,如串擾、寫入速度慢等,因而難以適應后20納米結點的存儲技術發展的要求。因此,大容量存儲需求需要發展新的存儲技術。
近年來,阻變存儲技術引起了眾多研究者的注意,并被認為是后20納米結點的關鍵技術。電阻隨機存儲器(RRAM)是利用電信號作用下存儲介質在高阻和低阻間的可逆轉換來區分兩態。存儲單元結構一般由上電極、阻變材料和下電極三層依次堆疊形成,其具有結構簡單,制造容易,以及和現有CMOS工藝兼容的優點。為此,對阻變存儲單元的三維集成將有望實現高密度的數據存儲并有望用于固態磁盤(Solid?State?Disk)等多種應用。
鑒于常規十字結(cross-bar)型阻變存儲單元之間的串擾效應,因此,常規的阻變存儲技術需要借助于二極管或者選擇晶體管來實現單元的選擇,1D1R和1T1R是兩種典型的存儲結構。三維阻變存儲主要是實現這兩種典型存儲結構的三維集成。圖1為本發明現有技術1D1R結構的半導體存儲器件的示意圖。如圖1所示,盡管1D1R型三維阻變存儲器件可以在一定程度上提高存儲密度,然而由于構成存儲單元的二極管一般是由PN結所構成,因此其很難實現存儲單元高度的真正變比。常規PN結的高度將大于100納米,為了提高正偏電流抑制反偏電流甚至需要在PN結中間采用一層本征硅,為了抑制下金屬電極中的金屬與P型硅的互擴散也需要引入金屬勢壘層,這些措施將進一步增加單元厚度,從而不利于更多層存儲單元的實現,比如多層刻蝕工藝將變得難以實現;更重要的是,多層堆棧存儲單元實現過程中,形成PN結時候的注入和隨后的雜質激活需要較高的溫度,使得在后續單元形成過程中對之前的單元性能產生影響,不利于實現存儲器件的高可靠運作。因此,相較于三維1D1R型阻變存儲器,1T1R型三維存儲技術顯示了更大的高密度集成的潛力,例如通過調整各存儲層厚度可以實現更多層的集成。
圖2為本發明現有技術左右電極位置的1T1R結構半導體存儲器件的示意圖;圖3為本發明現有技術上下電極位置的1T1R結構半導體存儲器件的示意圖。如圖2和圖3所示,對于1T1R型三維存儲技術而言,不管是左右電極位置的阻變單元結構還是上下電極位置的阻變單元結構,其對存儲區域的訪問都是通過平面型選擇晶體管來進行,這就要求該選擇晶體管能夠提供大的開關比(大的開態電流用以編程和低的關態電流防止串擾)。然而,大開關比的實現與三維存儲器件高密度集成需要減小晶體管版圖尺寸的需求背離,因此常規的三維結構必須在密度和性能之間進行權衡,并不是一個很好的解決方式。這也與常規的1T1C結構的DRAM類似,在按比例縮小的過程中,單個選擇晶體管的尺寸將成為制約其進一步縮小的瓶頸。
在實現本發明的過程中,發明人意識到現有技術存在如下缺陷:在三維半導體存儲器件中,晶體管提供大的開關比與晶體管版圖尺寸的縮小兩者不能兼顧。
發明內容
(一)要解決的技術問題
針對現有技術中存在的上述缺陷,本發明提供了一種三維半導體存儲器件及其制備方法,以使尺寸較小的晶體管能夠提供盡可能大的開關比。
(二)技術方案
根據本發明的一個方面,提供了一種三維半導體存儲器件,包括襯底和位于襯底上方的一個或多個垂直存儲陣列串,每個存儲陣列串包括垂直型環柵晶體管和垂直環狀阻變單元。其中:在位線方向上,相鄰的垂直存儲陣列串的垂直型環柵晶體管共享源區,垂直型環柵晶體管的柵極通過絕緣層隔離,垂直環狀阻變單元的上電極通過絕緣層隔離,共享的源區作為存儲陣列串的位線;在字線方向上,相鄰的垂直存儲陣列串的垂直型環柵晶體管的源區通過淺槽隔離區隔離,垂直型環柵晶體管的柵極相互連接,垂直環狀阻變單元的上電極相互連接。
優選地,本技術方案中,垂直型環柵晶體管包括:源區,形成于襯底的上方;溝道區,形成于源區上方,垂直于襯底;漏極,形成于溝道區和垂直環狀阻變單元之間;以及柵絕緣層和柵極,依次形成于溝道區的側面。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國科學院微電子研究所,未經中國科學院微電子研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010599602.5/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L27-00 由在一個共用襯底內或其上形成的多個半導體或其他固態組件組成的器件
H01L27-01 .只包括有在一公共絕緣襯底上形成的無源薄膜或厚膜元件的器件
H01L27-02 .包括有專門適用于整流、振蕩、放大或切換的半導體組件并且至少有一個電位躍變勢壘或者表面勢壘的;包括至少有一個躍變勢壘或者表面勢壘的無源集成電路單元的
H01L27-14 . 包括有對紅外輻射、光、較短波長的電磁輻射或者微粒子輻射并且專門適用于把這樣的輻射能轉換為電能的,或適用于通過這樣的輻射控制電能的半導體組件的
H01L27-15 .包括專門適用于光發射并且包括至少有一個電位躍變勢壘或者表面勢壘的半導體組件
H01L27-16 .包括含有或不含有不同材料結點的熱電元件的;包括有熱磁組件的





