[發明專利]自對準金屬硅化物的形成方法

有效

• 申請號: 201010599252.2
• 申請日: 2010-12-21
• 公開（公告）號: CN102569048A
• 公開（公告）日: 2012-07-11
• 發明（設計）人: 羅軍;趙超;鐘匯才
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/768;H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制造領域，特別涉及一種自對準金屬硅化物的形成方法。

背景技術

隨著半導體器件的特征尺寸(CD，Critical?Dimension)的不斷減小，如MOS場效應管等半導體器件與上層互連結構之間的接觸電阻對器件性能的影響越來越大，現有技術中常用的降低接觸電阻的方法是在器件的接觸電極上形成自對準金屬硅化物(Silicide)。

圖1至圖3以MOS場效應管為例，示出了現有技術的一種自對準金屬硅化物的形成方法。

參考圖1，提供半導體襯底10，其上形成有MOS場效應管，所述MOS場效應管包括柵堆疊結構11和位于所述柵堆疊結構11兩側的半導體襯底10中的源區12和漏區13，其中，所述柵堆疊結構11主要包括柵介質層11a和柵電極11b，以及位于所述柵介質層11a和柵電極11b側壁的側墻11c，所述柵介質層11a一般為氧化硅，所述柵電極11b一般為多晶硅，所述側墻11c一般為氧化硅或氮化硅或二者的疊層結構。之后，形成金屬層14，覆蓋所述半導體襯底10的表面以及所述柵堆疊結構11。為了降低形成自對準金屬硅化物的溫度，所述金屬層14的材料一般選擇鎳或鎳鉑合金。

參考圖2，對所述半導體襯底10進行熱處理，如退火等，使得所述金屬層14和硅材料的源區12和漏區13的表面、以及多晶硅材料的柵電極11b的表面發生反應，產生電阻率較低的自對準金屬硅化物14a，而側墻11c為介質材料，不與所述金屬層14發生反應。

參考圖3，將未發生反應的金屬層14去除，完成自對準金屬硅化物的形成過程。

仍然參考圖2和圖3，在自對準金屬硅化物14a的形成過程中，側墻11c上的金屬層14中的金屬元素會發生橫向的擴散，使得形成在源區12和漏區13上的自對準金屬硅化物14a擴散至所述側墻11c下方的區域15中，甚至擴散至柵介質層11a下方的半導體襯底10中，即MOS場效應管的溝道區域中，導致柵電極漏電流增大，器件可靠性下降，甚至可能導致源區12和漏區13之間短路，嚴重影響器件的性能。對于形成在絕緣體上硅(SOI)的MOS場效應管而言，由于器件使用的硅材料本身就非常有限，因此橫向擴散對器件性能的影響更加嚴重。

發明內容

本發明解決的問題是現有技術中自對準金屬硅化物形成過程中發生橫向擴散，影響器件性能。

為解決上述問題，本發明提供了一種自對準金屬硅化物的形成方法，包括：

提供半導體襯底，所述半導體襯底上形成有柵堆疊結構，所述柵堆疊結構兩側的半導體襯底中形成有源區和漏區；

在所述半導體襯底上、所述柵堆疊結構的側壁形成犧牲側墻；

形成金屬層，覆蓋所述半導體襯底、柵堆疊結構和犧牲側墻的表面；

對所述半導體襯底進行熱處理，使所述金屬層與所述源區、漏區的半導體襯底以及犧牲側墻之間發生反應；

去除所述犧牲側墻和未反應的金屬層。

可選的，所述半導體襯底為硅襯底、硅鍺襯底、III-V族元素化合物襯底或絕緣體上硅結構。

可選的，所述金屬層的材料選自鈦(Ti)、鈷(Co)、鎳(Ni)、鎳鉑合金(Ni-Pt)、鎳鈷合金(Ni-Co)或鎳鉑鈷合金(Ni-Co-Pt)其中之一。

可選的，所述犧牲側墻的材料選自鍺(Ge)、錫(Sn)或硅化鍺(Si_1-xGe_x)。

可選的，使用濕法刻蝕去除所述犧牲側墻。

可選的，使用濕法刻蝕去除所述未反應的金屬層。

可選的，所述濕法刻蝕中使用的反應溶液包括H₂O₂，HCl，H₂SO₄，NH₄OH中的一種或其中任意幾種的混合物。

可選的，所述在所述半導體襯底上、所述柵堆疊結構的側壁形成犧牲側墻包括：

形成犧牲層，覆蓋所述半導體襯底的表面以及所述柵堆疊結構的表面和側壁；

對所述犧牲層進行回刻，去除所述半導體襯底表面和柵堆疊結構表面的犧牲層，在所述柵堆疊結構的側壁形成犧牲側墻。

可選的，所述柵堆疊結構包括前柵工藝中的柵介質層、位于所述柵介質層上的柵電極以及位于所述柵介質層和柵電極側壁的介質側墻，所述犧牲側墻形成于所述介質側墻的外側側壁上。

可選的，所述柵堆疊結構包括前柵工藝中的柵介質層和位于所述柵介質層上的柵電極，所述犧牲側墻形成于所述柵介質層和柵電極的側壁，在去除所述犧牲側墻之后，還包括：