[發明專利]帶有操控電路的三值型阻變存儲單元及其讀寫實現方法

無效

• 申請號: 201010598114.2
• 申請日: 2010-12-15
• 公開（公告）號: CN102034535A
• 公開（公告）日: 2011-04-27
• 發明（設計）人: 賈澤;徐建龍;王林凱;任天令
• 申請（專利權）人: 清華大學
• 主分類號: G11C11/56
• 分類號: G11C11/56;G11C11/4193
• 代理公司: 西安智大知識產權代理事務所 61215
• 代理人: 賈玉健

技術領域

本發明涉及一種存儲單元技術領域，具體涉及一種帶有操控電路的三值型阻變存儲單元及其讀寫實現方法。

背景技術

阻變存儲器是一種利用阻變元件在高阻態與低阻態之間可實現可逆轉換為基本工作原理并作為記憶方式，以雙極性阻變存儲器為例，目前采用的均是以阻變元件的高阻態及低阻態兩電阻態作為二進制數據“0”及“1”來實現存儲功能，對阻變元件施加合適的電壓激勵，使其能由高電阻變為低電阻SET或由低電阻變為高電阻RESET，實現信息的擦寫。而用一足夠小的電壓則能感測電阻狀態的同時不改變電阻狀態，實現讀出信息，且采用1T1R結構的阻變存儲器的存儲密度是1bit/阻變元件。

和FLASH等傳統存儲器相比，阻變存儲器在速度、功耗、低壓操作等方面均表現出優異性能。從器件特性及熱耗散的角度來看，阻變存儲器是最適合等比例縮小(Scaling-down)的一種結構，但是目前使用傳統1T1R結構阻變存儲單元的存儲密度遠遠不能滿足實際存儲密度的要求，若能夠從電路設計上提升其存儲密度即集成規模，則可以在不改變工藝的前提下提高阻變存儲器的存儲密度，具有重要的實際應用意義。

發明內容

為了克服上述現有技術存在的不足，本發明的目的在于提供一種帶有操控電路的三值型阻變存儲單元及其讀寫實現方法，在阻變存儲器于0值和1值之間具有足夠的窗口的前提下，通過控制SET或者RESET過程中流過阻變元件電流值處于兩者之間從而定義第三狀態，再經過對應的讀出和編碼方式，通過一個三值型阻變存儲單元實現3bit存儲，而將存儲密度提高至1.5bit/阻變元件，滿足了實際存儲密度的需求。

為了達到上述目的，本發明所采用的技術方案是：

一種帶有操控電路的三值型阻變存儲單元，包括三值型阻變存儲單元，所述的三值型阻變存儲單元的輸入端組和輸出端組分別與中間狀態寫入電路的輸出端組和讀出電路的輸入端組對應連接。

所述的三值型阻變存儲單元包括第一1T1R結構和第二1T1R結構，第一1T1R結構由第一阻變元件R₀和漏極與該第一阻變元件R₀一端相連接的第一NMOS傳輸管M₀組成，第二1T1R結構由第二阻變元件R₁和漏極與該第二阻變元件R₁一端相連接的第二NMOS傳輸管M₁組成，第一阻變元件R₀的另一端與第一位線BL₀相連接，第二阻變元件R₁的另一端與第二位線BL₁相連接，第一NMOS傳輸管M₀的源極和第二NMOS傳輸管M₁的源極分別接到第一源線SL₀和第二源線SL₁上，而字線WL經第一傳輸門T₀和第二傳輸門T₁分別接至第一NMOS傳輸管M₀的柵極和第二NMOS傳輸管M₁的柵極，所述的第一傳輸門T₀的控制端、第二傳輸門T₁的控制端、第一NMOS傳輸管M₀的柵極和第二NMOS傳輸管M₁的柵極構成了三值型阻變存儲單元的輸入端組，而所述的第一阻變元件R₀與第一位線BL₀相連接端和第二阻變元件R₁與第二位線BL₁相連接端構成了三值型阻變存儲單元的輸出端組。