[發(fā)明專利]獲得特定高精度時(shí)鐘的方法及電路

無效

• 申請(qǐng)?zhí)枺?/td>: 201010597064.6
• 申請(qǐng)日: 2010-12-20
• 公開（公告）號(hào): CN102571077A
• 公開（公告）日: 2012-07-11
• 發(fā)明（設(shè)計(jì)）人: 黃海生
• 申請(qǐng)（專利權(quán)）人: 陜西圣鼎科技有限公司
• 主分類號(hào): H03K23/66
• 分類號(hào): H03K23/66
• 代理公司: 西安智邦專利商標(biāo)代理有限公司 61211
• 代理人: 王少文

技術(shù)領(lǐng)域

本發(fā)明涉及一種時(shí)鐘信號(hào)的產(chǎn)生方法和電路。

背景技術(shù)

在專用DSP、通信專用集成電路和儀器設(shè)備專用集成電路的設(shè)計(jì)過程中，經(jīng)常遇到從高頻時(shí)鐘中獲取低頻時(shí)鐘的問題，同時(shí)對(duì)低頻時(shí)鐘的占空比以及抖動(dòng)等性能有一定的要求。在很多情況下，高速時(shí)鐘的頻率是低速時(shí)鐘頻率的整數(shù)倍，只要設(shè)計(jì)一個(gè)簡(jiǎn)單的分頻器如超前進(jìn)位計(jì)數(shù)器等就可實(shí)現(xiàn)高頻到低頻的變換。但是，有時(shí)高速時(shí)鐘的頻率不是低速時(shí)鐘的整數(shù)倍。這種問題在專用集成電路(ASIC)的設(shè)計(jì)過程中也經(jīng)常遇到。在智能手機(jī)中，GPS系統(tǒng)使用的時(shí)鐘為16.369MHz，而手機(jī)所用的系統(tǒng)時(shí)鐘為26MHz。首先將16.369MHz的晶體經(jīng)過內(nèi)部鎖相環(huán)，進(jìn)行36(或者其它倍數(shù)的整數(shù))倍頻，得到589.284MHz的高頻時(shí)鐘；然后對(duì)這個(gè)高速時(shí)鐘進(jìn)行分頻，產(chǎn)生26MHz時(shí)鐘。

分頻系數(shù)為：589.284÷26＝22.664769230769230769230769230769。

該26MHz時(shí)鐘的時(shí)鐘頻率受16.369MHz的晶體的影響，二者是一個(gè)線性關(guān)系，精確度不好。如果26MHz的時(shí)鐘偏離較大，則目標(biāo)時(shí)鐘的精度達(dá)不到要求，通過調(diào)整小數(shù)部分的值，就可以使目標(biāo)時(shí)鐘的精度達(dá)到要求。

發(fā)明內(nèi)容

為了克服現(xiàn)有從高速時(shí)鐘獲得的低速時(shí)鐘頻率不精確的技術(shù)問題，本發(fā)明提供一種獲得特定高精度時(shí)鐘的方法及電路。

本發(fā)明的技術(shù)解決方案是：

一種獲得特定高精度時(shí)鐘的方法，其特殊之處在于：該方法包括以下步驟：

1]根據(jù)輸入高頻時(shí)鐘和目標(biāo)時(shí)鐘的目標(biāo)分頻比N，按照M＜N＜M+1的要求，將輸入高頻時(shí)鐘同時(shí)進(jìn)行分頻數(shù)為M和分頻數(shù)為M+1的分頻，獲得兩路分頻信號(hào)；

2]將兩路分頻信號(hào)按照以下方式進(jìn)行選通輸出，獲得目標(biāo)時(shí)鐘：

2.1]根據(jù)目標(biāo)分頻比N的計(jì)算公式確定在特定時(shí)間內(nèi)兩路分頻信號(hào)的選通次數(shù)N1和N2：

N=M+N2N1+N2---(1)]]>

2.2]根據(jù)所確定的兩路分頻信號(hào)的選通次數(shù)N1和N2，計(jì)算I＝N1+N2，用一組I位的控制信號(hào)A控制兩路分頻信號(hào)的選通，要求控制信號(hào)A中的N1位數(shù)的信號(hào)對(duì)應(yīng)分頻數(shù)為M的分頻信號(hào)輸出，控制信號(hào)A中的N2位數(shù)的信號(hào)對(duì)應(yīng)分頻數(shù)為M+1的分頻信號(hào)輸出。

該方法包括以下步驟：所述的輸入高頻時(shí)鐘是通過如下方式獲得的：將低頻時(shí)鐘的晶體經(jīng)過內(nèi)部鎖相環(huán)，再進(jìn)行整數(shù)倍頻。

一種獲得特定高精度時(shí)鐘的電路，其特殊之處在于：

包括計(jì)數(shù)器1、計(jì)數(shù)器2、選擇器、I個(gè)累加器、用于存儲(chǔ)累加器的控制信號(hào)存儲(chǔ)器，其中I≥2；

所述計(jì)數(shù)器1的輸入端接高頻時(shí)鐘DCO，其輸出端接選擇器D0端；

所述計(jì)數(shù)器2的輸入端接高頻時(shí)鐘DCO，其輸出端接選擇器D1端；

所述計(jì)數(shù)器2的分頻數(shù)比計(jì)數(shù)器1的分頻數(shù)多1；

所述I個(gè)累加器的高端和低端依次連接，且第一個(gè)累加器的低端接地，最后一個(gè)累加器的高端接選擇器的控制端S0；

所述存儲(chǔ)器輸出的I位控制信號(hào)依次送入相應(yīng)累加器的控制端(A1、A2…、…AI)；

所述選擇器的輸出端分別與計(jì)數(shù)器1、計(jì)數(shù)器2以及I個(gè)累加器的時(shí)鐘端相接。

還包括異步復(fù)位電路，所述異步復(fù)位電路的輸出端分別與計(jì)數(shù)器1、計(jì)數(shù)器2、I個(gè)累加器的復(fù)位端REST相接。

還包括高頻時(shí)鐘產(chǎn)生電路，所述高頻時(shí)鐘產(chǎn)生電路包括依次連接的晶體振蕩電路、內(nèi)部鎖相環(huán)電路和倍頻電路。

上述晶體振蕩電路的時(shí)鐘頻率為16.369MHz，所述倍頻電路的倍頻數(shù)為36。

上所述計(jì)數(shù)器1的分頻數(shù)為22。

本發(fā)明的優(yōu)點(diǎn)是：

1、本發(fā)明只要選擇不同的M、N1和N2，就可以理論上實(shí)現(xiàn)任意分頻比的分頻。