[發明專利]用于UWB信號發送裝置的低電壓混合器電路

無效

• 申請號: 201010595626.3
• 申請日: 2010-12-16
• 公開（公告）號: CN102104364A
• 公開（公告）日: 2011-06-22
• 發明（設計）人: L·德羅薩
• 申請（專利權）人: 斯沃奇集團研究和開發有限公司
• 主分類號: H03D7/00
• 分類號: H03D7/00
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 楊曉光;郭曉華

1.一種低電壓混合器電路(3)，特別用于UWB信號發送裝置(1)，該混合器電路包含：

-跨導級，其包含反轉晶體管布置(M1，M3)，反轉晶體管布置(M1，M3)具有和PMOS晶體管(M3)串聯連接在供電電壓源(VDD)的兩個端子之間的NMOS晶體管(M1)，NMOS晶體管的漏極連接到PMOS晶體管的漏極，從而限定跨導級的輸出連接節點，NMOS晶體管的柵極連接到PMOS晶體管的柵極，用于接收數據信號(IN0)；

-至少一個晶體管(M5)，其中，第一電流端子連接到跨導級的連接節點，第二電流極連接到阻抗(R0)，用于供給輸出信號(RF0)，晶體管(M5)控制端子被布置為用于接收來自振蕩器(4)的信號(LOP)，

-連接到跨導級的連接節點的晶體管，串聯連接在供電電壓源(VDD)的兩個端子之間的阻抗，

其特征在于集成在硅襯底中，跨導級的NMOS晶體管(M1)的襯底或阱電位被設置在適應在供電電壓源的低電位和高電位之間的第一電位，跨導級的PMOS晶體管(M3)的襯底或阱電位被設置在適應在供電電壓源的低電位和高電位之間的第二電位。

2.根據權利要求1的低電壓混合器電路(3)，混合器電路包含：

-跨導級，具有兩個MOS晶體管反轉器布置(M1，M2，M3，M4)，第一反轉器布置(M1，M3)的輸入被布置為接收第一數據信號(IN0)，第一反轉器布置的輸出為跨導級的第一輸出連接節點，第二反轉器布置(M2，M4)的輸入被布置為接收第二輸出信號(IN1)，第二反轉器布置的輸出為跨導級的第二輸出連接節點，

-第一導通類型的第一MOS晶體管差動對(M5，M6)，其中，晶體管源極連接到跨導級的第一連接節點，第一差動對的第一晶體管(M5)的漏極連接到第一阻抗(R0)，用于供給第一輸出信號(RF0)，其中，第一差動對的第二晶體管(M6)的漏極連接到第二阻抗(R1)，用于供給第二輸出信號(RF1)，

-第一導通類型的第二MOS晶體管差動對(M7，M8)，其中，晶體管源極連接到跨導級的第二連接節點，第二差動對的第一晶體管(M8)的漏極連接到第二阻抗(R1)，用于供給第二輸出信號(RF1)，其中，第二差動對的第二晶體管(M7)的漏極連接到第一阻抗(R0)，用于供給第一輸出信號(RF0)，

第一與第二差動對的各個第一晶體管(M5，M8)的柵極被布置為從振蕩器(4)接收第一信號(LOP)，第一與第二差動對的各個第二晶體管(M6，M7)的柵極被布置為從振蕩器(4)接收第二信號(LON)，

晶體管差動對被連接到跨導級連接節點，阻抗被串聯連接在供電電壓源(VDD)的兩個端子之間。

3.根據權利要求2的低電壓混合器電路(3)，其特征在于，兩個差動對的MOS晶體管為NMOS晶體管。

4.根據權利要求2的低電壓混合器電路(3)，其特征在于，第一阻抗為第一電阻器(R0)，第二阻抗為第二電阻器(R1)。

5.根據權利要求2的低電壓混合器電路(3)，其特征在于，第一阻抗為第一電感，第二阻抗為第二電感。

6.根據權利要求2的低電壓混合器電路(3)，其特征在于，第一反轉器布置包含與第一PMOS晶體管(M3)串聯連接在供電電壓源的兩個端子之間的第一NMOS晶體管(M1)，第一NMOS晶體管的漏極連接到第一PMOS晶體管的漏極，以便限定連接到第一晶體管差動對的第一連接節點，而第一NMOS晶體管(M1)的柵極連接到第一PMOS晶體管(M3)的柵極，用于接收第一數據信號(IN0)，第二反轉器布置包含與第二PMOS晶體管(M4)串聯連接在供電電壓源的兩個端子之間的第二NMOS晶體管(M2)，第二NMOS晶體管的漏極連接到第二PMOS晶體管的漏極，以便限定連接到第二晶體管差動對的第二連接節點，第二NMOS晶體管(M2)的柵極連接到第二PMOS晶體管(M4)的柵極，用于接收第二數據信號(IN1)。

7.根據權利要求6的低電壓混合器電路(3)，其特征在于，跨導級的NMOS晶體管(M1，M2)中二者的襯底或阱電位均被設置在適應在供電電壓源的低電位和高電位之間的第一電位，跨導級的PMOS晶體管(M3，M4)中二者的襯底或阱電位均被設置在適應在供電電壓源的低電位和高電位之間的第二電位。