[發明專利]制作電路板凸點的方法、系統及電路板

有效

• 申請號: 201010592730.7
• 申請日: 2010-12-08
• 公開（公告）號: CN102548243A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 蘇新虹;朱興華
• 申請（專利權）人: 北大方正集團有限公司
• 主分類號: H05K3/34
• 分類號: H05K3/34;H05K3/00;H05K1/11
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 李娟

技術領域

本發明涉及電路板制作領域，特別涉及一種制作電路板凸點的方法、系統及電路板。

背景技術

隨著電子產品向輕、薄、短、小而功能多樣方向發展，不斷向電子封裝提出新的要求，適應于在這種需要，倒裝芯片(Flip-Chip)技術由于其優越的電學及熱學性能、高I/O引腳數、封裝尺寸減小等優點而日益得到廣泛的應用。倒裝芯片技術采用芯片與基板接合封裝，封裝方式為芯片正面朝向基板，無需引線鍵合，與傳統的線連接，以及載帶連接相比，倒裝芯片技術的明顯優點包括：封裝密度最高，具有良好的電和熱性能，可靠性好，以及成本低。因此，倒裝芯片技術是一種能夠適應電子封裝發展要求的技術。

倒裝芯片技術主要特點包括：(1)對應的互連位置必須有凸起的焊點，即凸點；(2)基板和芯片的焊點成鏡像對稱；(3)同時實現電氣和機械連接。

可見，采用倒裝芯片技術進行封裝過程中，凸點制作是其工藝過程的關鍵。在制作過程中，對凸點的精度要求很高。本發明的發明人發現，就目前常規的凸點制作方法來看，在制作過程中，需要進行兩次褪膜過程：分別是褪制作線路時的臨時薄膜和褪制作凸點時的臨時薄膜，還需要進行凸點圖形制作對位過程即與對應的線路墊片校準位置，制作流程繁瑣，操作復雜，影響凸點的精度。

發明內容

本發明實施例提供一種制作電路板凸點的方法、系統及電路板，以提高電路板凸點的精度。

一種制作電路板凸點的方法，包括：

制作電路板的外層線路后，在線路制作臨時薄膜和已電鍍好的線路圖形上覆蓋凸點制作臨時薄膜；

去除所述凸點制作臨時薄膜在凸點部位的部分，形成凸點開口；

在所述凸點開口中生成設定高度的導電柱，形成對應的凸點；

一種電路板，包括：利用本發明實施例提供的制作電路板凸點的方法制作的凸點。

一種制作電路板凸點的系統，包括：

覆蓋設備，用于制作電路板的外層線路后，在線路制作臨時薄膜和已電鍍好的線路圖形上覆蓋凸點制作臨時薄膜；

開口設備，用于去除所述凸點制作臨時薄膜在凸點部位的部分，形成凸點開口；

生成設備，用于在所述凸點開口中生成設定高度的導電柱，形成對應的凸點。

本發明實施例提供一種制作電路板凸點的方法、系統及電路板，在制作線路后直接制作凸點，在制作凸點后再一并褪去制作線路時的臨時薄膜和制作凸點時的臨時薄膜，由于只進行一次褪膜，所以可以減小由于褪膜不凈而產生生產缺陷的幾率，同時，由于制作凸點時，沒有褪去制作線路時的臨時薄膜，所以省去了制作凸點時的對位過程，凸點的位移公差即為制作線路時的公差，提高了電路板凸點的制作精度。

附圖說明

圖1為本發明實施例中電路板凸點制作的流程圖；

圖2為本發明實施例中制作外層線路時噴濺了導電種子層的電路板的示意圖；

圖3為本發明實施例中制作外層線路時貼了線路制作感光膜的電路板的示意圖；

圖4為本發明實施例中制作外層線路時進行曝光顯影后的電路板的示意圖；

圖5為本發明實施例中外層線路制作已完成的電路板的示意圖；

圖6為本發明實施例中貼上凸點制作感光膜后的電路板的示意圖；

圖7為本發明實施例中顯影出每個凸點開口的電路板的示意圖；

圖8為本發明實施例中對每個凸點開口進行等離子清洗的示意圖；

圖9為本發明實施例中形成每個凸點的電路板的示意圖；

圖10為本發明實施例中在每個導電柱的頂部覆蓋一層可焊金屬層的電路板的示意圖；

圖11為本發明實施例中褪膜后的電路板的示意圖；

圖12為本發明實施例中蝕刻后露出外層線路和凸點的電路板的示意圖；

圖13為本發明實施例中制作電路板凸點的系統的架構圖。

具體實施方式

本發明實施例提供一種制作電路板凸點的方法、系統及電路板，在制作線路后直接制作凸點，在制作凸點后再一并褪去制作線路時的臨時薄膜和制作凸點時的臨時薄膜，由于只進行一次褪膜，所以可以減小由于褪膜不凈而產生生產缺陷的幾率，同時，由于制作凸點時，沒有褪去制作線路時的臨時薄膜，所以省去了制作凸點時的對位過程，凸點的位移公差即為制作線路時的公差，提高了電路板凸點的制作精度。

本發明提供一種制作電路板凸點的方法，其特征在于，包括：

制作電路板的外層線路后，在線路制作臨時薄膜和已電鍍好的線路圖形上覆蓋凸點制作臨時薄膜；

去除所述凸點制作臨時薄膜在凸點部位的部分，形成凸點開口；