[發(fā)明專利]驅(qū)動電路

無效

• 申請?zhí)枺?/td>: 201010592723.7
• 申請日: 2010-12-08
• 公開（公告）號: CN102109869A
• 公開（公告）日: 2011-06-29
• 發(fā)明（設計）人: 丁瑞雪;楊超;楊銀堂;劉簾曦;李婭妮
• 申請（專利權(quán)）人: 西安電子科技大學
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京銀龍知識產(chǎn)權(quán)代理有限公司 11243
• 代理人: 許靜;趙愛軍

技術(shù)領域

本發(fā)明屬于半導體集成電路技術(shù)領域，特別涉及一種驅(qū)動電路。

背景技術(shù)

隨著科技的快速發(fā)展，微處理器、光傳輸、智能路由器以及網(wǎng)絡技術(shù)的性能正在不斷受到I/O接口電路的限制。通過采用硅工藝，已經(jīng)使得芯片內(nèi)部的時鐘頻率能夠達到兆赫茲(GHz)以上，但是既便如此，目前驅(qū)動片外電路的速度無法達到GHz以上的頻率，其原因在于驅(qū)動阻抗的存在使得高頻電路必須能夠很好地散熱，這樣必然會提高芯片本身的散熱成本和封裝成本。

低壓差分信號(Low?Voltage?Differential?Signaling，簡稱為LVDS)是一種低擺幅的差分信號技術(shù)，通過該信號技術(shù)，信號能在差分線對或者平衡電纜上以幾百Mbps的速率傳輸，由于該信號具有低壓擺幅和恒流輸出的特性，因此該信號具有低噪聲和低功耗等優(yōu)勢。

圖1是現(xiàn)有技術(shù)中LVDS輸出接口驅(qū)動電路的示意圖。如圖1所示，M12和M6構(gòu)成鏡像電流源；M11、M5用來接收共模反饋信號來控制M5和M6流過的電流，從而達到控制輸出的目的；M1、M2、M3和M4構(gòu)成電流控制開關；M1和M3的柵極相連并與正的輸入端VINP相連；M2、M3的柵極相連并與負的輸入端VINN相連。

在圖1所示的電路結(jié)構(gòu)中，需要通過共模反饋信號來控制M5和M6的流經(jīng)電流，由于反饋信號的并不夠穩(wěn)定，會出現(xiàn)電壓的波動(BIAS出現(xiàn)波動)，導致LVDS驅(qū)動電路不能精確控制工作電流，使得LVDS驅(qū)動電路不能夠得到期望的輸出電壓。

針對相關技術(shù)中LVDS驅(qū)動電路不能夠得到期望的輸出電壓的問題，目前尚未提出有效的解決方案。

發(fā)明內(nèi)容

針對相關技術(shù)中LVDS驅(qū)動電路不能夠得到期望的輸出電壓的問題，本發(fā)明提出了一種驅(qū)動電路，能夠借助專門的電路輸出穩(wěn)定、且電壓可控的偏置信號，使得驅(qū)動電路能夠輸出期望的電壓。

本發(fā)明的技術(shù)方案是這樣實現(xiàn)的：

一種驅(qū)動電路，包括：

第一電路，用于輸出電壓可控的偏置信號；

偏置晶體管，用于接收所述偏置信號，并產(chǎn)生偏置電流；

第一開關晶體管組，用于接收來自所述偏置晶體管的所述偏置電流，并與第二電路相連接，利用所述偏置電流控制所述第二電路的輸出電壓。

其中，所述偏置晶體管的柵極與所述第一電路相連接。

優(yōu)選地，所述第二電路與所述第一開關晶體管組中的晶體管的漏極相連接。

其中，所述第二電路為互補金屬氧化物半導體電路。

其中，所述第二電路包括正向輸出電壓端和負向輸出電壓端，其中，所述正向輸出電壓端用于輸出正向輸出電壓，所述負向輸出電壓端用于輸出負向輸出電壓。

優(yōu)選地，所述第二電路還包括：

第二開關晶體管組，串聯(lián)在所述第二電路的正向輸出電壓端與負向輸出電壓端之間。

另外，所述第二電路還包括：

至少一個電阻器，與所述第二開關晶體管組串聯(lián)。

其中，所述至少一個電阻器包括第一電阻器和第二電阻器，其中，所述第一電阻器串聯(lián)在所述第二開關晶體管組與所述正向輸出電壓端之間，所述第二電阻器串聯(lián)在所述第二開關晶體管組與所述負向輸出電壓端之間。

借助于本發(fā)明的上述技術(shù)方案，能夠通過專門的電路輸出穩(wěn)定、且電壓可控的偏置信號，使得驅(qū)動電路能夠在穩(wěn)定信號的控制下輸出期望的電壓，避免相關技術(shù)中電壓輸出不理想的問題。

附圖說明

圖1為現(xiàn)有技術(shù)中LVDS驅(qū)動電路原理圖；

圖2為根據(jù)本發(fā)明實施例的驅(qū)動電路的結(jié)構(gòu)框圖；

圖3為根據(jù)本發(fā)明實施例的LVDS驅(qū)動電路原理圖；

圖4為根據(jù)本發(fā)明實施例的第一電路的一個實例圖。

具體實施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及具體實施例，對本發(fā)明進行進一步詳細說明。應該理解，此處所描述的具體實施例僅用于解釋本發(fā)明，并不用于限定本發(fā)明。

圖2是根據(jù)本發(fā)明實施例的驅(qū)動電路的結(jié)構(gòu)框圖，如圖2所示，該驅(qū)動電路包括：

第一電路1，用于輸出電壓可控的偏置信號，該電路用于產(chǎn)生偏置所需的控制信號；

偏置晶體管2，與第一電路1相連接，用于接收偏置信號，并產(chǎn)生偏置電流，具體地，偏置晶體管的柵極與第一電路相連接；

第一開關晶體管組3，用于接收來自偏置晶體管的偏置電流，并與第二電路4相連接，利用偏置電流控制第二電路4的輸出電壓，具體地，第二電路4與第一開關晶體管組3中的晶體管的漏極相連接。