[發明專利]利用糾錯碼和同步信息的數據行存儲及傳輸

有效

• 申請號: 201010591456.1
• 申請日: 2010-12-09
• 公開（公告）號: CN102096610A
• 公開（公告）日: 2011-06-15
• 發明（設計）人: R·阿加瓦爾;C·S·胡德萊斯頓
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F11/10
• 分類號: G06F11/10
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 柯廣華;王洪斌

技術領域

本發明的實施例涉及高度地并行的系統中的同步。更具體來說，本發明的實施例涉及在高度地并行的系統內的高速緩存或數據行中的糾錯碼(ECC)符號和同步符號的使用。

背景技術

并行計算系統利用多個處理組件來并行地執行任務。已經開發了許多策略和技術來標識和協調這種并行處理功能性。因此，需要同步機制。但是，當前的同步機制可能要求專門的結構和操作，這可增加系統的復雜性和/或妨礙整體系統性能。

發明內容

根據本發明的一個方面，提供一種方法，包括：

使用糾錯碼對數據塊進行編碼，其中所得編碼每32個數據符號包括三個校驗符號；

生成與所述數據符號對應的至少一個同步符號；

組合所述數據符號、所述校驗符號和所述至少一個同步符號；

傳送已組合的所述數據符號、所述校驗符號和所述至少一個同步符號。

根據本發明的另一方面，提供一種設備，包括：

第一處理器；

第二處理器，所述第二處理器與所述第一處理器耦合，以便與所述第一處理器并行操作，所述第二處理器使用糾錯碼對數據塊進行編碼，其中所得編碼每32個數據符號包括三個校驗符號；生成與所述數據符號對應的至少一個同步符號，用于所述第二處理器與所述第一處理器之間的同步；組合所述數據符號、所述校驗符號和所述至少一個同步符號；以及將已組合的所述數據符號、所述校驗符號和所述至少一個同步符號傳送給所述第一處理器。

根據本發明的又一方面，提供一種包括計算機可讀介質的產品，在所述計算機可讀介質上存儲了指令，所述指令在被執行時使一個或多個處理器：

使用糾錯碼對數據塊進行編碼，其中所得編碼每32個數據符號包括三個校驗符號；

生成與所述數據符號對應的至少一個同步符號；

組合所述數據符號、所述校驗符號和所述至少一個同步符號；

傳送已組合的所述數據符號、所述校驗符號和所述至少一個同步符號。

附圖說明

在附圖的各個圖中，通過示例而不是通過限制來說明本發明的實施例，附圖中相似的參考標號表示相似的元件。

圖1是并行計算系統的一個實施例的框圖。

圖2是具有ECC符號和同步符號的高速緩存行的一個實施例的邏輯布局。

圖3是用于對具有同步符號的數據行進行編碼和傳送的技術的一個實施例的流程圖。

圖4是用于對具有同步符號的數據行進行接收和解碼的技術的一個實施例的流程圖。

具體實施方式

在以下描述中，提出許多具體細節。但是，即使沒有這些具體細節也可實施本發明的實施例。在其它情況下，沒有詳細示出眾所周知的電路、結構和技術，以免影響對本描述的理解。

本文描述將要用于并行處理的同步數據包含在具有糾錯碼符號的數據塊中的技術、過程和結構。數據塊使用糾錯碼來編碼。在一個實施例中，利用經修改的里德-索羅蒙碼。所得編碼每32個數據符號包括三個校驗符號，這少于傳統里德-索羅蒙編碼的每32個數據符號四個校驗符號。

與數據符號對應的至少一個同步符號被生成并且存儲在數據塊中原本是傳統里德-索羅蒙編碼的第四符號之處。例如，數據符號、校驗符號和至少一個同步符號被組合到高速緩存行中。傳送已組合的數據符號、校驗符號和至少一個同步符號。例如，所述傳送可在并行處理環境中的處理器之間進行。

圖1是并行計算系統的一個實施例的框圖。圖1所示的并行計算系統是用來表示一系列的并行計算系統(例如，多核系統、對稱系統、不對稱系統)。備選的并行計算系統可包括更多、更少和/或不同的組件。

由于計算機系統100是并行計算系統，所以處理器110可對數據并行操作。這種并行操作要求某種機制來使這些并行操作的結果同步。計算機系統100還包括：總線105或者傳遞信息的其它通信裝置；以及耦合到總線105以處理信息的處理器110。

計算機系統100還包括隨機存取存儲器(RAM)或者其它動態存儲裝置120(稱作存儲器)，它們耦合到總線105，以便存儲將由處理器110執行的信息和指令。存儲器120還可用于在處理器110執行指令期間存儲臨時變量或其它中間信息。存儲器120中的部分或全部可實現為雙列直插存儲器模塊(DIMM)。

對于對數據的小(例如4字節)塊進行操作的一些細粒度的并行算法，每塊一個同步位可能就夠了。這個附加同步位或標簽位可與數據一起存儲在存儲器中。但是，許多DIMM沒有可用來與數據一起存儲這種信息的額外位(除了ECC位之外)。