[發明專利]配置狀態可定制的可編程邏輯電路

有效

• 申請號: 201010591415.2
• 申請日: 2010-12-08
• 公開（公告）號: CN102571072A
• 公開（公告）日: 2012-07-11
• 發明（設計）人: 楊海鋼;賈一平;屈小鋼
• 申請（專利權）人: 中國科學院電子學研究所
• 主分類號: H03K19/177
• 分類號: H03K19/177;G11C11/4193
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周國城

1.一種配置狀態可定制的可編程邏輯電路，包括n個配置SRAM單元電路、可編程資源、n個掩膜定制單元；其特征在于，每個配置SRAM單元電路包括開關、第一反向器、第二反向器、掩膜定制單元；配置SRAM單元電路的位線BL接到開關的一端，開關的另一端接第一反向器的輸入端、第二反向器的輸出端、掩膜定制單元輸入端和節點CBT0，第一反向器的輸出端接第二反向器的輸入端；并經掩膜定制單元通過定制有限層的金屬掩膜層建立選擇連接；

讀/寫使能端RW0與開關柵極電連接；節點CBT0與可編程資源電連接；

n個配置SRAM單元電路并列設置固化成陣列，其n個讀/寫使能端RW0、RW1、……、RWn分別對應的接到n個SRAM單元電路的開關的控制端；其n個節點CBT0、CBT1、……、CBTn提供n個配置位分別接到可編程資源；

當n個讀/寫使能端RW0、RW1、……、RWn分別有效時，位線BL分別通過n個開關對n對交叉耦合反向器對的n個節點CBT0、CBT1、……、CBTn進行存取，n個節點CBT0、CBT1、……、CBTn分別通過n個掩膜定制單元選擇接電源或地，實現配置SRAM固定為‘1’或‘0’的配置狀態。

2.如權利要求1所述的配置狀態可定制的可編程邏輯電路，其特征在于，n個配置SRAM單元電路的n對交叉耦合反向器對的相應于n個節點CBT0、CBT1、……、CBTn的n個互補節點CBTb0、CBTb1、……、CBTbn，除了電平取反外與n個節點CBT0、CBT1、……、CBTn可以等效替換，提供n個配置位分別接到可編程資源，以等效替換分別通過n個掩膜定制單元選擇接電源或地，實現配置SRAM固定為‘1’或‘0’的配置狀態。

3.一種配置狀態可定制的可編程邏輯電路，包括m個雙端口SRAM單元電路、m個掩膜定制單元；其特征在于，每個雙端口SRAM單元電路，包括四個開關、一交叉耦合反向器對、二個讀/寫使能端、一掩膜定制單元；

雙端口SRAM單元電路的第一對互補位線AL和AL_分別接到第一開關和第二開關的一端，第二對互補位線BL和BL_分別接到第三開關和第四開關的一端；第一開關的另一端、第三開關的另一端接第一反向器輸入端、第二反向器輸出端和掩膜定制單元輸入端；第二開關的另一端、第四開關的另一端接第一反向器輸出端和第二反向器輸入端；

m個雙端口SRAM單元電路的m個第一讀/寫使能端WLA0、WLA1、……、WLAm分別接到m個雙端口SRAM單元電路的第一開關和第二開關的控制端，m個第二讀/寫使能端WLB0、WLB1、……、WLBm分別接到m個雙端口SRAM單元電路的第三開關和第四開關的控制端；

當m個第一讀/寫使能端WLA0、WLA1、……、WLAm分別有效時，互補位線AL和AL_分別通過m對第一開關和第二開關對交叉耦合反向器對的m個節點CBT0、CBT1、……、CBTm和其m個互補節點進行存取；當m個第二讀/寫使能端WLB0、WLB1、……、WLBm分別有效時，互補位線BL和BL_分別通過m對第三開關和第四開關對交叉耦合反向器對的m個節點CBT0、CBT1、……、CBTm和其m個互補節點進行存取；m個節點CBT0、CBT1、……、CBTn分別通過m個掩膜定制單元選擇接電源或地，實現用戶雙端口SRAM固定為‘1’或‘0’的配置狀態。

4.如權利要求3所述的配置狀態可定制的可編程邏輯電路，其特征在于，m個雙端口SRAM單元電路的m對交叉耦合反向器對的相應于m個節點CBT0、CBT1、……、CBTm的m個互補節點CBTb0、CBTb1、……、CBTbm除了電平取反外與m個節點CBT0、CBT1、……、CBTm可以等效替換，分別通過m個掩膜定制單元選擇接電源或地，實現雙端口SRAM固定為‘1’或‘0’的配置狀態。

5.如權利要求1或3所述的配置狀態可定制的可編程邏輯電路，其特征在于，所述開關，為MOS管、傳輸門或門控器件其中之一。

6.如權利要求1或3所述的配置狀態可定制的可編程邏輯電路，其特征在于，依需求定制FPGA芯片的流程包括步驟：

A)在FPGA上進行應用電路開發設計、仿真；

B)將開發設計結果文件導出；

C)根據B)步導出的結果文件，生成掩模編程腳本；

D)利用生成的掩模編程腳本進行掩模編程，生成新的替換掩模層，并固化該設計；

E)在FPGA上進行掩模層替換，合成新的流片掩模；

F)使用新的流片掩模重新流片；

G)最后，進行電路測試，合格的，定制完成。