[發明專利]基準電源電路

有效

• 申請號: 201010589057.1
• 申請日: 2010-12-15
• 公開（公告）號: CN102541138A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 程亮
• 申請（專利權）人: 無錫華潤上華半導體有限公司;無錫華潤上華科技有限公司
• 主分類號: G05F1/565
• 分類號: G05F1/565
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 吳靖靚;駱蘇華

1.一種基準電源電路，其特征在于，包括：

可調電阻網絡，包括第一電阻端和第二電阻端，所述第一電阻端和第二電阻端之間的電阻阻值隨工藝偏差變化；

帶隙基準電源電路，連接所述第一電阻端和第二電阻端，產生流過所述第一電阻端和第二電阻端的正溫度系數電流，并輸出與所述正溫度系數電流相關的基準電壓。

2.根據權利要求1所述的基準電源電路，其特征在于，所述可調電阻網絡包括若干組結構相同的選擇單元，用于根據輸入的控制信號，選擇不同阻值電阻。

3.根據權利要求2所述的基準電源電路，其特征在于，所述可調電阻網絡包括三組選擇單元，其中，

第一組選擇單元包括第一開關NMOS管、第二開關NMOS管和第一電阻，

第二組選擇單元包括第三開關NMOS管、第四開關NMOS管和第二電阻，

第三組選擇單元包括第五開關NMOS管、第六開關NMOS管和第三電阻，

所述第一開關NMOS管和第二開關NMOS管的漏極為所述第一電阻端，所述第一開關NMOS管的柵極輸入第一控制信號，所述第二開關NMOS管的柵極輸入第一控制信號的反相信號，所述第一開關NMOS管的源極與所述第一電阻的第一端連接，所述第一電阻的第二端與所述第二開關NMOS管的源極連接；

所述第三開關NMOS管和第四開關NMOS管的漏極與所述第一電阻的第二端連接，所述第三開關NMOS管的柵極輸入第二控制信號，所述第四開關NMOS管的柵極輸入第二控制信號的反相信號，所述第三開關NMOS管的源極與所述第二電阻的第一端連接，所述第二電阻的第二端與所述第四開關NMOS管的源極連接；

所述第五開關NMOS管和第六開關NMOS管的漏極與所述第二電阻的第二端連接，所述第五開關NMOS管的柵極輸入第三控制信號，所述第六開關NMOS管的柵極輸入第三控制信號的反相信號，所述第五開關NMOS管的源極與所述第三電阻的第一端連接，所述第三電阻的第二端和所述第六開關NMOS管的源極為所述第二電阻端。

4.根據權利要求3所述的基準電源電路，其特征在于，所述第二電阻的阻值大于所述第三電阻的阻值，所述第三電阻的阻值大于所述第一電阻的阻值。

5.根據權利要求3所述的基準電源電路，其特征在于，所述第一和第二開關NMOS管的導通電阻的阻值小于所述第一電阻的阻值的5％，所述第三和第四開關NMOS管的導通電阻的阻值小于所述第二電阻的阻值的5％，所述第五和第六開關NMOS管的導通電阻的阻值小于所述第三電阻的阻值的5％。

6.根據權利要求3所述的基準電源電路，其特征在于，所述帶隙基準電源電路包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、運算放大器、第四電阻、第五電阻、第六電阻、第七電阻、第一NMOS管、第二NMOS管、第一PNP管和第二PNP管，

所述第一、第二和第五PMOS管的源極接電壓源，所述第三PMOS管的源極與所述第一PMOS管的漏極連接，所述第四PMOS管的源極與所述第二PMOS管的漏極連接，所述第六PMOS管的源極與所述第五PMOS管的漏極連接，所述第六PMOS管的漏極輸出所述基準電壓；

所述運算放大器的正輸入端與所述第三PMOS管的漏極連接，負輸入端與所述第四PMOS管的漏極連接，所述運算放大器的輸出端與所述第一、第二、第三、第四、第五和第六PMOS管的柵極連接；

所述第四和第五電阻的第一端與所述第三PMOS管的漏極連接，所述第四電阻的第二端連接所述第一電阻端，所述第六電阻的第一端與所述第四PMOS管的漏極連接，所述第七電阻的第一端與所述第六PMOS管的漏極連接，所述第五、第六和第七電阻的第二端接地；

所述第一NMOS管的漏極和第一PNP管的發射極連接所述第二電阻端，所述第二NMOS管的漏極和第二PNP管的發射極連接所述第四PMOS管的漏極，所述第一和第二PNP管的基極、集電極以及所述第一和第二NMOS管的源極接地，所述第一和第二NMOS管的柵極輸入第一偏置電壓。

7.根據權利要求6所述的基準電源電路，其特征在于，還包括補償電路，與所述基準電壓的輸出端連接，用于改善所述基準電壓的高頻段電源抑制比特性。