[發明專利]一種精確制作疊層元件的方法

有效

• 申請號: 201010585140.1
• 申請日: 2010-12-13
• 公開（公告）號: CN102074342A
• 公開（公告）日: 2011-05-25
• 發明（設計）人: 陸達富;王清華;張銳林
• 申請（專利權）人: 深圳順絡電子股份有限公司
• 主分類號: H01F37/00
• 分類號: H01F37/00;H01F41/00
• 代理公司: 深圳新創友知識產權代理有限公司 44223
• 代理人: 王睿

技術領域

本發明涉及一種精確制作疊層元件的方法。?

背景技術

現在，通過陶瓷生帶疊層制造的電感元件的電感值，與設計值有較大的偏差。對此，行業的通常做法是：把電感元件的電感值制造的比設計值大，然后通過增加通孔層來降低電感元件的電感，從而達到接近設計值。其制作過程可以參見圖2所示。?

這樣處理，盡管能在較大的范圍內，制作出符合一定精度要求的疊層元件，但是，在試制的過程中，必須重新設計通孔層的參數，并在原有的疊層元件增加通孔層，工藝復雜，效率很低，且很難精確接近設計值，同時會浪費很多用作通孔層的陶瓷生帶；電感的線圈長度增加，所耗費的金屬材料增加。另外，當將電感元件的電感值做的比設計值小的時候，則不能通過上述方案進行調整電感值，從而造成電感元件的浪費。?

目前，對于能夠快速大批量的制作出高精度疊層元件的要求越來越高，傳統的試制方法越來越不能滿足效率上的要求。?

發明內容

本發明所要解決的技術問題是提出一個可以簡便、效率和精確的試制出符合進度要求的電感等疊層元件的方法，以便為大規模高精度的制作疊層元件提供相應的模板。?

對此，本發明提供一種精確制作疊層元件的方法，包括：?

介質層制作步驟：制作至少兩種類型的附有電器部分的介質層；

預制造步驟：將不同類型的所述介質層按一定的順序排列，制作疊層元件；

測量步驟：測量該疊層元件獲得測量值，將該測量值與預設的標準值相比較，如果該測量值與所述標準值的偏差在設定的范圍內，則制作疊層元件完畢；否則，

調整步驟：調整所述介質層的順序，制作另一個疊層元件，然后進行所述測量步驟。

不同的介質層之間不同排列，將引起諸如介質層上的電氣部分之間的關系的改變，進而能夠獲得不同的諸如阻抗、電感值等不同的電器特性。采用上述技術方案，通過改變不同類型的介質層之間的排列關系，就能夠改變試制的疊層元件的諸如電感值等電子元件的電子特性，以獲得與預先設定的標準值相符的疊層元件。與現有技術相比，上述技術方案的優點包括，不需要重新設計通孔層的參數，也不需要在原有的疊層元件上增加通孔層，工藝簡單，效率更高。?

優選的，所述介質層采用陶瓷生帶。?

進一步的，所述電器部分包括：采用印刷方式附于所述陶瓷生帶上的內部電極。?

優選的，不同的所述介質層的類型數不小于3。?

進一步的優選例中，所述預制造步驟中，厚度最大的介質層處于最中間位置；越靠近該厚度最大的介質層的介質層，其厚度也越大。?

另一個進一步的優選例中，所述預制造步驟中，厚度最小的介質層處于最中間位置；越靠近該厚度最小的介質層的介質層，其厚度也越小。?

附圖說明

圖1是現有技術中試制疊層元件的方法一種實施例的流程圖；?

圖2是本發明精確制作疊層元件的方法一種實施例的流程圖；?

圖3是圖2所示實施例的一種具體結構簡要說明；?

圖4為本發明方法的一個具體實施例中的四種陶瓷生帶的俯視圖；?

圖5為圖4中四種陶瓷生帶的側面剖視圖；?

圖6為圖4具體實施例的組裝爆炸圖。?

具體實施方式

下面結合附圖，對本發明的較優的實施例作進一步的詳細說明：?

如圖2所示，具體說明如下：

步驟100：先用至少兩片以上的不同厚度的帶有電氣層的介質層制作而成電子疊層元件；

步驟101：然后測量該電子疊層元件的電感值或阻抗值，

步驟102：若電感值或阻抗值與設計值的偏差在設定范圍之外，則

步驟103：調整介質層的疊層順序，進行所述步驟100；

直至制作出來的電子疊層元件的電感值與設計值的偏差在設定范圍之內。

結合圖3，對圖2所示的實施例的原理進行說明。?

電氣層之間介質層的厚度不同會引起電子疊層元件的電感值或阻抗值的變化。?

圖3為兩個不同厚度的介質片的順序進行調整的示意圖。其中，P1：第一電氣層；D1：第一介質層；H1：第一通孔；h1：第一介質層D1的厚度；P2：第二電氣層；D2：第二介質層；H2：第二通孔；h2：第一介質層D2的厚度。?