[發明專利]鋰電池保護電路

有效

• 申請號: 201010581451.0
• 申請日: 2010-12-09
• 公開（公告）號: CN102545162A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 雷順輝
• 申請（專利權）人: 無錫華潤上華半導體有限公司;無錫華潤上華科技有限公司
• 主分類號: H02H7/18
• 分類號: H02H7/18
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 常亮;李辰

技術領域

本發明涉及半導體集成電路技術領域，更具體地說，涉及一種鋰電池保護電路。

背景技術

鋰電池在充放電過程中，如果充電電壓過高，則會有爆炸的危險；如果充電電壓過低，則會影響其本身的使用壽命。除此之外，鋰電池在充放電過程中還會出現電流過大、短路等異常情況，情況嚴重時可能危及人身安全。為了避免上述異常情況的發生，需要設置特定的保護電路對充放電過程中的鋰電池進行保護。

參考圖1，圖1為現有技術中用來保護鋰電池的電路結構示意圖，該電路由控制電路1(集成IC)、高壓功率管M1和M2、電阻R1和R2及電容C1組成。其中，功率管M1和M2的漏端相連，功率管M1和M2的柵端均連接控制電路1，功率管M1的源端接地，功率管M2的源端連接電阻R2的一端且連接外部電路負極“B-”，電阻R2的另一端連接控制電路1。電阻R1的一端連接鋰電池的正極，另一端連接電容C1的一端，所述電容C1的另一端接地并和鋰電池的負極相連。電阻R1和電容C1均與控制電路1相連。鋰電池的外部兩端分別連接正極“B+”和負極“B-”，在這兩端之間連接負載時，鋰電池放電并向負載提供電流；在這兩端之間連接充電器時，鋰電池充電。

所述控制電路1包括：偏置與基準電路，多路開關，連接所述多路開關的過放保護電路和過充保護電路，所述過放保護電路和過充保護電路經延時電路與邏輯電路2相連，邏輯電路2一方面連接控制電路1外部功率管M1和M2的柵端，另一方面連接系統休眠電路5，過流保護電路3和短路保護電路4一方面連接控制電路1外部的電阻R2，另一方面經延時電路與邏輯電路2相連。

充電過程中，如果鋰電池電壓高于過充保護電壓(一般是4.2V～4.3V)，則邏輯電路2關閉功率管M2，從而切斷充電回路，停止充電。功率管M2關閉后，由于無負載電流流過，因此充電器的輸出電壓會變高，此時，外部電路負極“B-”會出現負高壓(可達-20V)，這就要求邏輯電路2、過流保護電路3、短路保護電路4及功率管M2能夠承受負高壓，只有這樣才能保證該保護電路在高壓充電器中應用，同時也可提高其在不同應用條件下的可靠性。

放電過程中，如果鋰電池電壓低于過放保護電壓(一般是2V～2.5V)，且持續時間超過規定的延遲時間，則邏輯電路2關閉功率管M1，停止放電。這種狀態下也說明鋰電池電量已經耗盡，為了更好地保護鋰電池，邏輯電路2啟動系統休眠電路5使得整個控制電路1進入休眠狀態，從而大大降低控制電路1本身消耗的電量。放電過程中，對于放電電流過大或者短路的情況，也是由邏輯電路2關閉功率管M1，停止放電，進而起到保護鋰電池的作用。

圖1中所示的保護電路雖然能夠實現保護鋰電池在充放電過程中安全性的目的，但是，該保護電路中除了控制電路1為集成芯片外，其余均為外部元件，因此，集成度較低，成本較高。

參考圖2，圖2為現有技術中另一種用來保護鋰電池的電路結構示意圖，該電路結構相對圖1所示的電路結構來說，把外部電阻R1和R2以及功率管M1和M2集成到了控制電路1中，并通過增加電平移位電路6和襯底切換電路7使得功率管M1和M2合二為一，因此，降低了芯片的面積和成本。所述電平移位電路6分別連接邏輯電路、襯底切換電路7和功率管M1的柵端，所述襯底切換電路7連接功率管M1的襯底端和電平移位電路6。

圖2所示的保護電路相對圖1來說雖然提高了集成度，降低了成本，但由于過流保護電路3、短路保護電路4、電平移位電路6和襯底切換電路7中一般均使用低壓MOS器件(低壓MOS器件的柵源兩端及源漏兩端耐壓均比較低)，且沒有任何其他保護措施，因此，在過充保護狀態下，其不能承受來自于外部電路負極“B-”的負高壓，故整個保護電路可靠性差，應用范圍受到限制。

發明內容

有鑒于此，本發明提供一種鋰電池保護電路，該保護電路可提高其在不同應用條件下的可靠性，擴大應用范圍。

為實現上述目的，本發明提供如下技術方案：

一種鋰電池保護電路，該保護電路包括：邏輯電路、電平移位電路、功率管；其中，所述邏輯電路包括第一輸出端、第二輸出端；電平移位電路包括：

第四NMOS管，與第一輸出端經由第四PMOS管相連；

第一晶體管組，包括相互串聯的至少一個NMOS管，第一晶體管組與第四NMOS管的源極、漏極相并聯；

第八NMOS管，與第二輸出端經由第六PMOS管相連；

第二晶體管組，包括相互串聯的至少一個NMOS管，第二晶體管組與第八NMOS管的源極、漏極相并聯；