[發明專利]一種單板及單板在線升級的方法

有效

• 申請號: 201010578746.2
• 申請日: 2010-12-08
• 公開（公告）號: CN102033767A
• 公開（公告）日: 2011-04-27
• 發明（設計）人: 崔躍;陳志兵
• 申請（專利權）人: 中興通訊股份有限公司
• 主分類號: G06F9/445
• 分類號: G06F9/445
• 代理公司: 深圳市愛派知識產權事務所 44292
• 代理人: 王桂香

技術領域

本發明涉及數據通信領域，具體的說，涉及一種單板及單板在線升級的方法。

背景技術

在通信技術領域，FPGA(Field?Programmable?Gate?Array，現場可編程門陣列)具有密度越來越高，速度越來越快，容量越來越大，可重新分配等諸多優點，但是其掉電易失性決定了其應用范圍有一些局限。

FPGA的下載方式主要有兩種，一種是FPGA主動加載，即FPGA主動從非易失存儲器(一般是ROM)中讀取邏輯；另一種是被動加載，即FPGA等待主控器件給其下載邏輯。

與FPGA相對應的另一種邏輯器件是CPLD(Complex?Programmable?Logic?Device，復雜可編程邏輯器件)，雖然CPLD的速度慢，容量小，但是卻具有掉電不易失的特點。

因此大多數硬件系統單板的架構通常由CPU+CPLD+FPGA+非易失存儲器，如圖1所示為現有單板的架構示意圖，現有單板由CPU、CPLD、FPGA和Flash組成，其中CPU為主控單元，CPLD用于基本控制功能，FPGA用于實現業務功能，Flash用于存儲FPGA版本，其利用CPLD的掉電不易失的特點和FPGA的高速，大容量特點來實現具體功能。

其工作流程大體如下：

首先，單板上電，CPLD內的控制邏輯由于具有掉電不易失的特點，所以最先工作，利用IO接口控制整個單板的初始狀態，并完成CPU啟動時所需的控制及邏輯工作；

然后，CPU開始加載，加載成功后，讀出Flash中的FPGA版本，利用和FPGA的加載總線對FPGA進行加載。

存儲在非易失存儲器中的FPGA版本可以通過對外接口進行升級。

上述方法雖然靈活，但是由于FPGA具有掉電易失的特點，因此必須要增加一個CPLD來實現最初始的邏輯控制功能。因此這種方案成本較高，設計復雜，且CPLD一般由JTAG(Joint?Test?Action?Group，聯合測試行為組織)接口下載，因此不能實現在線升級，不利于遠程維護和升級邏輯。

發明內容

本發明解決的技術問題是提供了一種單板及單板在線升級的方法，實現了單板的自動在線升級。

為了解決上述問題，本發明提供了一種單板，所述單板包括主控單元、FPGA單元、第一存儲單元和第二存儲單元，其中，

所述主控單元，用于從所述FPGA單元加載最小控制邏輯，加載成功后從第二存儲單元讀取FPGA的正式版本并存儲，對FPGA單元進行重新加載；

所述FPGA單元，用于自動從第一存儲單元加載最小控制邏輯；

所述第一存儲單元，用于存儲最小控制邏輯；

所述第二存儲單元，用于存儲FPGA的正式版本。

進一步地，所述單板還包括加載模塊選擇單元，所述加載模塊選擇單元默認為自加載模式；

所述FPGA單元用于通過所述加載模塊選擇單元自動從第一存儲單元加載最小控制邏輯；

所述最小控制邏輯包括主控單元啟動所需的控制及邏輯。

上述的單板，其中，所述主控單元用于向所述加載模式選擇單元發送控制命令以改變加載模塊選擇單元的狀態；

所述加載模塊選擇單元用于接收所述控制命令后，將所述自加載模式轉變為被動加載。

進一步地，所述單板還包括監控電路單元，

所述主控單元和所述FPGA單元在加載成功后，向監控電路發送加載成功消息；

所述監控電路單元，用于在預定時間收不到主控單元和FPGA單元的加載成功消息時，觸發單板的復位功能，清除FPGA單元的內容并觸發FPGA單元進行自動加載。

上述的單板，其中，所述主控單元還用于通過外部接口進行FPGA版本的升級，并將FPGA版本保存至第二存儲單元，以進行FPGA單元的版本更新。

本發明還提供了一種單板在線升級的方法，該方法包括：

FPGA單元自動從第一存儲單元加載最小控制邏輯；

主控單元從所述FPGA單元加載所述最小控制邏輯，加載成功后，從第二存儲單元中讀取FPGA的正式版本并存儲；

所述主控單元對FPGA單元進行重新加載，在加載成功后，完成在線升級。

上述的方法，其中，所述FPGA單元自動從第一存儲單元加載最小控制邏輯具體為：

所述FPGA單元通過加載模塊選擇單元自動從第一存儲單元中加載最小控制邏輯，所述加載模塊選擇單元默認為自加載模式；

所述最小控制邏輯包括主控單元啟動所需的控制及邏輯。

上述的方法，其中，在FPGA單元自動加載后，主控單元重新加載前，所述方法還包括：