[發(fā)明專利]三維集成電路結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201010575666.1
• 申請日: 2010-11-30
• 公開（公告）號: CN102347316A
• 公開（公告）日: 2012-02-08
• 發(fā)明（設(shè)計）人: 羅明健;吳國雄
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L25/00
• 分類號: H01L25/00;H01L25/065;H01L23/48;H01L23/52;H01L23/367
• 代理公司: 北京律誠同業(yè)知識產(chǎn)權(quán)代理有限公司 11006
• 代理人: 陳紅

1.一種三維集成電路結(jié)構(gòu)，其特征在于，包含：

至少一第一晶粒與一第二晶粒，其中該第一晶粒與該第二晶粒均具有至少一電源穿透硅介層窗以及一信號穿透硅介層窗，該第一晶粒的該電源穿透硅介層窗以及該信號穿透硅介層窗分別連接至該第二晶粒的該電源穿透硅介層窗以及該信號穿透硅介層窗；

一或多個第一外圍穿透硅介層窗結(jié)構(gòu)，鄰近地設(shè)置在該第一晶粒及/或該第二晶粒的一或多個側(cè)邊，其中該或該些第一外圍穿透硅介層窗結(jié)構(gòu)是設(shè)置以環(huán)繞該第一晶粒及/或該第二晶粒；以及

一中介層，設(shè)置在該第一晶粒與該第二晶粒之間。

2.根據(jù)權(quán)利要求1所述的三維集成電路結(jié)構(gòu)，其特征在于，該或該些第一外圍穿透硅介層窗結(jié)構(gòu)提供電源。

3.根據(jù)權(quán)利要求1所述的三維集成電路結(jié)構(gòu)，其特征在于，該或該些第一外圍穿透硅介層窗結(jié)構(gòu)提供信號。

4.根據(jù)權(quán)利要求1所述的三維集成電路結(jié)構(gòu)，其特征在于，該或該些第一外圍穿透硅介層窗結(jié)構(gòu)至少提供電源及信號。

5.根據(jù)權(quán)利要求1所述的三維集成電路結(jié)構(gòu)，其特征在于，還包含一第三晶粒，其中該第三晶粒具有至少一電源穿透硅介層窗以及一信號穿透硅介層窗，該第三晶粒的該電源穿透硅介層窗以及該信號穿透硅介層窗分別連接至該第一晶粒及/或該第二晶粒的該電源穿透硅介層窗以及該信號穿透硅介層窗。

6.一種三維集成電路結(jié)構(gòu)，其特征在于，包含：

一第一晶粒，具有至少一電源穿透硅介層窗以及一信號穿透硅介層窗，其中該第一晶粒是由多個外圍穿透硅介層窗結(jié)構(gòu)所環(huán)繞；

一第二晶粒，具有至少一電源穿透硅介層窗以及一信號穿透硅介層窗，其中該第二晶粒是由多個外圍穿透硅介層窗結(jié)構(gòu)所環(huán)繞；

一第三晶粒，具有至少一電源穿透硅介層窗以及一信號穿透硅介層窗，其中該第二晶粒是由多個外圍穿透硅介層窗結(jié)構(gòu)所環(huán)繞，該些外圍穿透硅介層窗結(jié)構(gòu)提供電源或信號；以及

一中介層，設(shè)置在該第一晶粒與該第二晶粒之間。

7.根據(jù)權(quán)利要求6所述的三維集成電路結(jié)構(gòu)，其特征在于，該些外圍穿透硅介層窗結(jié)構(gòu)至少提供電源與信號。

8.一種三維集成電路結(jié)構(gòu)，其特征在于，包含：

一第一晶粒，具有至少一電源穿透硅介層窗以及一信號穿透硅介層窗；

一個或多個外圍穿透硅介層窗結(jié)構(gòu)，鄰近地設(shè)置在該第一晶粒的一個或多個側(cè)邊，其中該或該些外圍穿透硅介層窗結(jié)構(gòu)是設(shè)置以環(huán)繞該第一晶粒；

一第二晶粒；

一第三晶粒，具有至少一電源穿透硅介層窗以及一信號穿透硅介層窗；以及

一中介層，設(shè)置在該第二晶粒與該第三晶粒之間。

9.根據(jù)權(quán)利要求8所述的三維集成電路結(jié)構(gòu)，其特征在于，該或該些外圍穿透硅介層窗結(jié)構(gòu)提供電源及/或信號。

10.根據(jù)權(quán)利要求8所述的三維集成電路結(jié)構(gòu)，其特征在于，該或該些外圍穿透硅介層窗結(jié)構(gòu)至少提供電源及信號。