[發明專利]半導體裝置及其制造方法

有效

• 申請號: 201010569674.5
• 申請日: 2010-11-24
• 公開（公告）號: CN102347360A
• 公開（公告）日: 2012-02-08
• 發明（設計）人: 陳俊宏;張立偉;朱鳴;楊寶如;莊學理
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L21/28
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 姜燕;陳晨

1.一種半導體裝置，其為柵極偏移結構的半導體裝置，包含：

一基底；

一隔離構造，形成于該基底；

一有源區，形成于該基底并實質上鄰接該隔離構造；

一界面層，形成于該基底上及該隔離構造與該有源區的上方；

一多晶硅層，形成于該界面層上及該隔離構造與該有源區的上方

一溝槽，形成于該隔離構造上方的該多晶硅層中，該溝槽延伸至該界面層；

一填充層，沿著該溝槽的輪廓形成，但未填滿該溝槽；以及

一金屬柵極，形成于該溝槽中。

2.如權利要求1所述的半導體裝置，其中

該基底為硅，且具有一上表面；

該隔離構造具有一上表面，其低于該基底的上表面；以及

該有源區是借由形成于該基底的一源極區與一漏極區所形成。

3.如權利要求1或2所述的半導體裝置，還包含：

一接點，形成于該金屬柵極上。

4.如權利要求1或2所述的半導體裝置，其中該隔離構造是一淺溝槽隔離構造。

5.如權利要求1或2所述的半導體裝置，其中該界面層包含一氧化硅層與一高介電常數材料層。

6.如權利要求5所述的半導體裝置，其中

該氧化硅層包含SiO₂、SiO_N、或上述的組合，且其厚度范圍為以及

該高介電常數材料層包含HfO₂、ZrO₂、或上述的組合，且其厚度范圍為

7.如權利要求1或2所述的半導體裝置，其中該填充層包含厚度范圍為1nm～5nm的TaN、厚度范圍為2nm～20nm的TiN、厚度范圍為2nm～20nm的Ti、厚度范圍為2nm～20nm的TiAl、或厚度范圍為2nm～20nm的TiAlN。

8.一種半導體裝置的制造方法，包含：

提供一基底；

在該基底形成一隔離構造；

在該基底形成一有源區，該有源區實質上鄰接該隔離構造；

在該基底上及該隔離構造與該有源區的上方，形成一界面層；

在該界面層上及該隔離構造與該有源區的上方，形成一多晶硅層；

該隔離構造上方的該多晶硅層中，形成一溝槽，該溝槽延伸至該界面層；

在該溝槽中形成一填充層；以及

在該溝槽中形成一金屬柵極。

9.如權利要求8所述的半導體裝置的制造方法，其中

將該隔離構造形成為一淺溝槽隔離構造；

將該界面層形成為包含一氧化硅層與一高介電常數材料層；以及

該填充層包含厚度范圍為1nm～5nm的TaN、厚度范圍為2nm～20nm的TiN、厚度范圍為2nm～20nm的Ti、厚度范圍為2nm～20nm的TiAl、或厚度范圍為2nm～20nm的TiAlN。

10.如權利要求9所述的半導體裝置的制造方法，其中

該氧化硅層包含SiO₂、SiO_N、或上述的組合，且其厚度范圍為以及

該高介電常數材料層包含HfO₂、ZrO₂、或上述的組合，且其厚度范圍為