[發(fā)明專利]一種金屬柵極及MOS晶體管的形成方法有效
| 申請(qǐng)?zhí)枺?/td> | 201010568376.4 | 申請(qǐng)日: | 2010-11-30 |
| 公開(公告)號(hào): | CN102479694A | 公開(公告)日: | 2012-05-30 |
| 發(fā)明(設(shè)計(jì))人: | 蔣莉 | 申請(qǐng)(專利權(quán))人: | 中芯國(guó)際集成電路制造(北京)有限公司 |
| 主分類號(hào): | H01L21/28 | 分類號(hào): | H01L21/28;H01L21/336 |
| 代理公司: | 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 駱蘇華 |
| 地址: | 100176 北京市*** | 國(guó)省代碼: | 北京;11 |
| 權(quán)利要求書: | 查看更多 | 說(shuō)明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 金屬 柵極 mos 晶體管 形成 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體制造工藝,特別是一種金屬柵極及MOS晶體管的形成方法。
背景技術(shù)
在半導(dǎo)體器件制造中,漏電一直是降低處理器良品率、阻礙性能提升和減少功耗的重要因素。隨著半導(dǎo)體器件的特征尺寸越來(lái)越小,相應(yīng)的核心器件所占用面積也相應(yīng)減小,導(dǎo)致單位面積的能量密度大幅增高,漏電問(wèn)題更加凸顯,功耗也隨之增大。因此在45納米以下的工藝中,傳統(tǒng)的二氧化硅柵極介電層的工藝已遇到瓶頸,無(wú)法滿足半導(dǎo)體器件的工藝要求;為解決上述瓶頸,目前采用高介電常數(shù)(高k:k值大于等于10)介質(zhì)材料作為柵介質(zhì)層,然后,形成以金屬為材料的柵極以減小漏電,使功耗得到很好的控制。
目前,制備金屬柵極的方法,常見的有如美國(guó)專利US20100109088中介紹的一種制造方法:先在襯底上利用淺溝槽隔離技術(shù)定義出有源區(qū),接著用硬掩膜定義出pFET有源區(qū),并對(duì)pFET有源區(qū)進(jìn)行刻蝕。在刻蝕區(qū)域外延生長(zhǎng)一層SiGe,至與襯底表面平齊。去除硬掩膜,然后在襯底上形成柵材料層。圖形化處理,并形成金屬柵極堆疊。對(duì)有源區(qū)進(jìn)行離子植入,并形成金屬柵極堆疊側(cè)墻(spacers),最后在襯底上形成源極和漏極。
現(xiàn)有工藝的另一種制備金屬柵極的方法如圖1至圖4所示。參考圖1,在半導(dǎo)體襯底(未示出)上依次形成犧牲氧化層4、多晶硅層及光刻膠層(未示出),所述犧牲氧化層4的材料為含硅氧化物;對(duì)光刻膠層進(jìn)行曝光顯影工藝,以形成柵極圖形;以光刻膠層為掩膜,沿柵極圖形刻蝕多晶硅層,形成多晶硅柵極3;去除光刻膠層,在多晶硅柵極3兩側(cè)的半導(dǎo)體襯底上形成側(cè)墻1,所述側(cè)墻1包括依次位于多晶硅柵極3兩側(cè)的氧化硅層11和氮化硅層12。在所述半導(dǎo)體襯底上形成層間介質(zhì)層2,所述層間介質(zhì)層2材料為含硅氧化物,形成的層間介質(zhì)層2表面與多晶硅柵極3和側(cè)墻1頂部齊平。
如圖2所示,去除多晶硅柵極3至露出犧牲氧化層4,形成溝槽。
如圖3所示,繼續(xù)刻蝕去除溝槽內(nèi)的犧牲氧化層4至露出半導(dǎo)體襯底。
如圖4所示,在層間介質(zhì)層2、側(cè)墻1上形成金屬層,并將所述金屬層填充滿溝槽;對(duì)金屬層進(jìn)行研磨,形成金屬柵極5。
如圖5所示,現(xiàn)有形成的高k金屬柵極時(shí),會(huì)在層間介質(zhì)層2和側(cè)墻1中的氧化硅層11表面殘留有金屬層,使后續(xù)形成的半導(dǎo)體器件發(fā)生短路現(xiàn)象,降低了半導(dǎo)體器件的電性能。
發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供一種金屬柵極及MOS晶體管的形成方法,防止對(duì)金屬層進(jìn)行化學(xué)機(jī)械拋光后產(chǎn)生金屬殘留(metal?residue)、金屬橋(metalbridge)等問(wèn)題。
為解決上述問(wèn)題,本發(fā)明提供一種金屬柵極及MOS晶體管形成方法,包括以下步驟:提供半導(dǎo)體襯底,所述半導(dǎo)體襯底上依次形成有犧牲氧化層和多晶硅柵極,所述多晶硅柵極兩側(cè)的半導(dǎo)體襯底上具有側(cè)墻,所述側(cè)墻包含依次位于多晶硅柵極兩側(cè)的氧化硅層和氮化硅層;在所述半導(dǎo)體襯底上形成層間介質(zhì)層,所述層間介質(zhì)層的表面與多晶硅柵極及側(cè)墻頂部齊平;去除多晶硅柵極至露出犧牲氧化層,形成溝槽;去除預(yù)定厚度的側(cè)墻中氮化硅層,所述預(yù)定厚度與犧牲氧化層的厚度一致;去除溝槽內(nèi)的犧牲氧化層,且使層間介質(zhì)層和側(cè)墻中氧化硅層的表面與氮化硅層頂部齊平;向溝槽內(nèi)填充滿金屬層,形成金屬柵極。
優(yōu)選的,去除預(yù)定厚度的側(cè)墻中氮化硅層方法為濕法刻蝕或干法刻蝕。
優(yōu)選的,所述濕法刻蝕采用的溶液為濃磷酸,濃度為85%,刻蝕速率為:500~1500埃/分鐘,刻蝕氮化硅層與氧化硅層的速率比大于50∶1。
優(yōu)選的,所述干法刻蝕采用的氣體為含C、H和F的氣體。
優(yōu)選的,所述氣體為CHF3、CH2F2或CH3F,刻蝕速率為:100~500埃/分鐘,刻蝕氮化硅層與氧化硅層的速率比為3∶1~6∶1。
優(yōu)選的,所述層間介質(zhì)層的材料為含硅氧化物。
優(yōu)選的,形成所述層間介質(zhì)層的方法為高密度等離子生長(zhǎng)方法或高深寬比生長(zhǎng)方法。
優(yōu)選的,所述犧牲氧化層的材料為含硅氧化物。
優(yōu)選的,形成所述犧牲氧化層的方法為爐管熱氧化法。
優(yōu)選的,所述金屬層材料是鋁、銅、鎳、鉻、鎢、鈦、鈦鎢、鉭或鎳鉑。
優(yōu)選的,在形成金屬柵極之前還包括:在溝槽內(nèi)的半導(dǎo)體襯底上形成柵介質(zhì)層。
優(yōu)選的,所述柵介質(zhì)層的材料為高k材料。
優(yōu)選的,所述高k材料為HfSiO、HfZrO和HfLaO中的一種或其組合。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國(guó)際集成電路制造(北京)有限公司,未經(jīng)中芯國(guó)際集成電路制造(北京)有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010568376.4/2.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過(guò)程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過(guò)程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過(guò)程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





