[發(fā)明專(zhuān)利]SiC半導(dǎo)體裝置及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201010559277.X
• 申請(qǐng)日: 2010-11-22
• 公開(kāi)（公告）號(hào): CN102148249A
• 公開(kāi)（公告）日: 2011-08-10
• 發(fā)明（設(shè)計(jì)）人: 土屋范晃;樽井陽(yáng)一郎
• 申請(qǐng)（專(zhuān)利權(quán)）人: 三菱電機(jī)株式會(huì)社
• 主分類(lèi)號(hào): H01L29/78
• 分類(lèi)號(hào): H01L29/78;H01L29/06;H01L21/04
• 代理公司: 中國(guó)專(zhuān)利代理(香港)有限公司 72001
• 代理人: 閆小龍;王忠忠

技術(shù)領(lǐng)域

本發(fā)明涉及具有標(biāo)記區(qū)域(mark?region)和源極區(qū)域的結(jié)構(gòu)的半導(dǎo)體裝置、特別是使用了碳化硅的SiC半導(dǎo)體裝置及其制造方法。

背景技術(shù)

碳化硅的絕緣擊穿電場(chǎng)約為硅的絕緣擊穿電場(chǎng)的10倍，碳化硅的帶隙約為硅的帶隙的3倍。因此，使用了碳化硅的功率器件與使用了當(dāng)前所使用的硅的功率器件相比，具有如下特征：能夠以低電阻在高溫下進(jìn)行動(dòng)作。特別是，對(duì)于使用了碳化硅的MOSFET或IGBT來(lái)說(shuō)，在相同的耐壓下與使用了硅的MOSFET或IGBT相比的情況下，非常期待通常時(shí)以及開(kāi)關(guān)時(shí)的損失變小，提出了各種制造方法(例如，參考專(zhuān)利文獻(xiàn)1)。

在該使用了碳化硅的MOSFET中，溝道電阻占據(jù)了與通電時(shí)的損失相關(guān)的導(dǎo)通電阻中的一半。溝道電阻取決于由圖1所示的P阱區(qū)域和源極區(qū)域的位置關(guān)系決定的溝道長(zhǎng)度Lch，當(dāng)在形成P阱區(qū)域或源極區(qū)域的工序中由于發(fā)生掩模偏移而使Lch發(fā)生偏差時(shí)，存在由于芯片面內(nèi)的局部的電流集中而使芯片破壞的危險(xiǎn)。因此，如何精度良好地控制溝道長(zhǎng)度Lch成為重要課題。

在使用了碳化硅的MOSFET的以往的制造工藝中，在晶片工藝的初始，形成成為照片制版中的掩模對(duì)準(zhǔn)(mask?alignment)的基準(zhǔn)的標(biāo)記區(qū)域。然后，將標(biāo)記區(qū)域作為基準(zhǔn)進(jìn)行掩模對(duì)準(zhǔn)，形成p阱區(qū)域。進(jìn)而，將標(biāo)記區(qū)域作為基準(zhǔn)進(jìn)行掩模對(duì)準(zhǔn)，形成n型的源極區(qū)域，進(jìn)而，將阱接觸區(qū)域形成在源極區(qū)域的中央。之后也同樣地將標(biāo)記區(qū)域作為基準(zhǔn)進(jìn)行掩模對(duì)準(zhǔn)，形成電極結(jié)構(gòu)。

專(zhuān)利文獻(xiàn)1：日本特開(kāi)2000-164525號(hào)公報(bào)

在以往的使用了碳化硅的MOSFET的制造工藝中，最初利用蝕刻形成標(biāo)記區(qū)域，將標(biāo)記區(qū)域作為基準(zhǔn)，進(jìn)行p阱區(qū)域或源極區(qū)域的掩模對(duì)準(zhǔn)。因此，存在如下問(wèn)題：在各工序中反復(fù)發(fā)生掩模對(duì)準(zhǔn)的偏移，從而溝道長(zhǎng)度Lch的偏差變大。

發(fā)明內(nèi)容

因此，本發(fā)明是鑒于上述問(wèn)題而提出的，其目的在于提供一種抑制溝道長(zhǎng)度的偏差的SiC半導(dǎo)體裝置的結(jié)構(gòu)及其制造方法。

本發(fā)明的SiC半導(dǎo)體裝置具有：SiC半導(dǎo)體層；阱區(qū)域，選擇性地形成在SiC半導(dǎo)體層的表面；雜質(zhì)注入?yún)^(qū)域，選擇性地形成在阱區(qū)域的表面，其特征在于，雜質(zhì)注入?yún)^(qū)域在其表面的除了端部附近區(qū)域之外的區(qū)域形成有凹部，端部附近區(qū)域成為向半導(dǎo)體層的上表面方向彎曲的鉤形形狀。

本發(fā)明的第一SiC半導(dǎo)體裝置的制造方法，包括：工序(a)，利用同一掩模，對(duì)應(yīng)該成為SiC半導(dǎo)體層的雜質(zhì)注入?yún)^(qū)域的區(qū)域和應(yīng)該成為標(biāo)記區(qū)域的區(qū)域進(jìn)行蝕刻，形成凹部；工序(b)，利用與工序(a)相同的掩模，對(duì)應(yīng)該成為雜質(zhì)注入?yún)^(qū)域的區(qū)域和應(yīng)該成為標(biāo)記區(qū)域的區(qū)域的凹部，從相對(duì)于SiC半導(dǎo)體層的表面至少傾斜的方向進(jìn)行離子注入；工序(c)，將應(yīng)該成為雜質(zhì)注入?yún)^(qū)域的區(qū)域或者應(yīng)該成為標(biāo)記區(qū)域的區(qū)域的凹部作為基準(zhǔn)，進(jìn)行其他掩模的定位，對(duì)包含雜質(zhì)注入?yún)^(qū)域的區(qū)域進(jìn)行阱注入。

本發(fā)明的第二SiC半導(dǎo)體裝置的制造方法工序，包括：工序(a)，利用同一掩模，對(duì)應(yīng)該成為SiC半導(dǎo)體層的雜質(zhì)注入?yún)^(qū)域的區(qū)域和應(yīng)該成為標(biāo)記區(qū)域的區(qū)域，從相對(duì)于SiC半導(dǎo)體層的表面至少傾斜的方向進(jìn)行離子注入；工序(b)，利用與工序(a)相同的掩模，利用蝕刻將應(yīng)該成為雜質(zhì)注入?yún)^(qū)域的區(qū)域和應(yīng)該成為所述標(biāo)記區(qū)域的區(qū)域的離子注入?yún)^(qū)域除去一部分，形成凹部；工序(c)，將應(yīng)該成為雜質(zhì)注入?yún)^(qū)域的區(qū)域或者應(yīng)該成為標(biāo)記區(qū)域的區(qū)域的凹部作為基準(zhǔn)，進(jìn)行其他掩模的定位，對(duì)包含雜質(zhì)注入?yún)^(qū)域的區(qū)域進(jìn)行阱注入。

本發(fā)明的第三SiC半導(dǎo)體裝置的制造方法，包括：工序(a)，利用選擇比小于SiC半導(dǎo)體層的同一掩模，對(duì)應(yīng)該成為SiC半導(dǎo)體層的雜質(zhì)注入?yún)^(qū)域的區(qū)域和應(yīng)該成為標(biāo)記區(qū)域的區(qū)域進(jìn)行蝕刻，形成凹部；工序(b)，利用與工序(a)相同的掩模，對(duì)應(yīng)該成為雜質(zhì)注入?yún)^(qū)域的區(qū)域和應(yīng)該成為標(biāo)記區(qū)域的區(qū)域的凹部，進(jìn)行離子注入；工序(c)，將應(yīng)該成為雜質(zhì)注入?yún)^(qū)域的區(qū)域或者應(yīng)該成為標(biāo)記區(qū)域的區(qū)域的凹部作為基準(zhǔn)，進(jìn)行其他掩模的定位，對(duì)包含雜質(zhì)注入?yún)^(qū)域的區(qū)域進(jìn)行阱注入。

本發(fā)明的第四SiC半導(dǎo)體裝置的制造方法，包括：工序(a)，利用開(kāi)口部為錐形形狀的同一掩模，對(duì)應(yīng)該成為SiC半導(dǎo)體層的雜質(zhì)注入?yún)^(qū)域的區(qū)域和應(yīng)該成為標(biāo)記區(qū)域的區(qū)域，進(jìn)行離子注入；工序(b)，利用與工序(a)相同的掩模，利用蝕刻將應(yīng)該成為雜質(zhì)注入?yún)^(qū)域的區(qū)域和應(yīng)該成為標(biāo)記區(qū)域的區(qū)域的離子注入?yún)^(qū)域除去一部分，形成凹部；工序(c)，將應(yīng)該成為雜質(zhì)注入?yún)^(qū)域的區(qū)域或者應(yīng)該成為標(biāo)記區(qū)域的區(qū)域的凹部作為基準(zhǔn)，進(jìn)行其他掩模的定位，對(duì)包含雜質(zhì)注入?yún)^(qū)域的區(qū)域進(jìn)行阱注入。