[發明專利]一種掃描鏈測試電路

有效

• 申請號: 201010547485.8
• 申請日: 2010-11-16
• 公開（公告）號: CN102043123A
• 公開（公告）日: 2011-05-04
• 發明（設計）人: 董欣;鄒楊
• 申請（專利權）人: 無錫中星微電子有限公司
• 主分類號: G01R31/3183
• 分類號: G01R31/3183
• 代理公司: 無錫互維知識產權代理有限公司 32236
• 代理人: 戴薇

【技術領域】

本發明涉及電路領域，特別是涉及一種掃描鏈測試電路。

【背景技術】

門控時鐘是現有集成電路中常用的降低功耗的方法，主要是通過對生成的時鐘與門控信號進行“與”、“或”或者在必要時進行所存（latch）等技術使時鐘穩定在某個狀態不翻轉，降低這些時鐘所驅動的觸發器動態功耗的技術。

掃描鏈測試技術是常用的對大規模集成電路進行測試的方法，通過將各個觸發器串聯成串，通過控制各觸發器的狀態，實現對電路可觀測的測試方法和測試電路。在這種測試下通過要求各個觸發器的時鐘直接從外部時鐘而來，不經過門控單元的控制。如圖1所示，其中圖（a）示出了一觸發器，所述觸發器的輸入端（D端）的來源有兩個，一個是DI（Data?Input），另一個是SI（Scan?Input），掃描鏈致能信號（Scan?Enable，簡稱SE）對輸入DI和SI進行選擇以作為觸發器的輸入端D的輸入。一般的，DI是功能輸入，這個在芯片外邊通常是看不到的，SI可以通過外邊的激勵輸入進去。在標準含掃描鏈測試功能的寄存器單元中，可以看出寄存器除了CK（時鐘端），還有三個輸入（DI/SI/SE），這個功能已經包含在標準的寄存器單元里了，如圖（b）所示。圖（b）為標準的掃描鏈測試方法，先通過SI端把需要的激勵輸入進去，然后切換到功能模式，然后再把功能模式的輸出通過SO端把結果輸出以進行觀測。

現有技術中，時鐘生成單元通常不進行掃描鏈的測試，而是通過例如測試鎖相環的時候進行的附加測試。現有技術中，時鐘生成單元、門控單元與各觸發器的電路圖如圖2所示，圖2為現有技術中的掃描鏈測試電路，其包括初始時鐘、鎖相環、時鐘生成單元、門控邏輯、門控單元、觸發器。此時，掃描鏈致能信號SE通過對初始時鐘和測試使能的選擇來僅作為功能觸發器的時鐘端的輸入，即只有功能觸發器可以正常使用掃描鏈進行測試，而圖中的門控單元以及門控邏輯單元無法插入到掃描鏈中，檢測覆蓋率受到影響。

因此有必要提出一種新的技術方案來解決上述問題。

【發明內容】

本部分的目的在于概述本發明的實施例的一些方面以及簡要介紹一些較佳實施例。在本部分以及本申請的說明書摘要和發明名稱中可能會做些簡化或省略以避免使本部分、說明書摘要和發明名稱的目的模糊，而這種簡化或省略不能用于限制本發明的范圍。

本發明的目的之一在于提供一種掃描鏈測試電路，其可以提高掃描鏈覆蓋率，實現簡單且不影響正常的掃描鏈測試。

根據本發明的，本發明提供一種掃描鏈測試電路，其包括用于輸入初始時鐘的時鐘輸入端、鎖相環、時鐘生成單元、門控單元、第一選擇器、功能觸發器、門控邏輯單元、第二選擇器和第三選擇器，其中所述第二選擇器利用測試使能選擇初始時鐘或所述鎖相環輸出的時鐘以作為所述時鐘生成單元中觸發器的時鐘端輸入；所述第三選擇器利用測試使能選擇初始時鐘或時鐘生成單元輸出的時鐘以作為所述門控邏輯單元中觸發器的時鐘端輸入。

進一步的，其還包括有第四選擇器，其利用測試使能選擇所述門控邏輯單元中的觸發器的輸出或外接電平作為所述門控單元的門控信號以保證各個門控單元打開，其中所述外接電平為高電平或低電平中的一種。

更進一步的，所述初始時鐘輸入給所述鎖相環，所述鎖相環與時鐘生成單元中的觸發器的輸入端直接或間接相連，所述時鐘生成單元的輸出端與門控單元的輸入端相連，所述門控單元的輸出端與第一選擇器的輸入端相連，所述第一選擇器的輸出端與功能觸發器的時鐘端相連，所述門控邏輯單元中的觸發器的輸出端與各門控單元的輸入端相連。

更進一步的，所述第一選擇器利用所述測試使能選擇初始時鐘或門控單元輸出的信號以作為功能觸發器的時鐘端的輸入。

更進一步的，所述時鐘生成單元、門控單元、第一選擇器、第二選擇器以及功能觸發器的數目相同。

進一步的，所述測試使能包括有效使能和無效使能。

更進一步的，所述功能觸發器、時鐘生成單元中的觸發器和門控邏輯單元中的觸發器為D觸發器或RS觸發器。

與現有技術相比，本發明提供一種改進的掃描鏈測試電路，其對時鐘生成單元中的觸發器和門控邏輯單元中的觸發器均加入一選擇器，所述選擇器可以通過測試使能（即掃描鏈致能信號SE）對觸發器時鐘的兩個輸入進行選擇，從而將時鐘生成單元和門控邏輯單元加入測試掃描鏈中，提高了掃描鏈的覆蓋率，且實現簡單，不影響正常的掃描鏈測試。

【附圖說明】