[發明專利]淺溝槽隔離結構形成方法有效
| 申請號: | 201010546052.0 | 申請日: | 2010-11-15 |
| 公開(公告)號: | CN102468211A | 公開(公告)日: | 2012-05-23 |
| 發明(設計)人: | 李亮;何永根;涂火金 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/762 | 分類號: | H01L21/762;H01L21/31 |
| 代理公司: | 北京集佳知識產權代理有限公司 11227 | 代理人: | 駱蘇華 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 溝槽 隔離 結構 形成 方法 | ||
技術領域
本發明涉及半導體制造領域,特別涉及一種淺溝槽隔離結構形成方法。
背景技術
隨著半導體工藝進入深亞微米時代,0.18微米以下的元件例如FLASH(閃存)、LOGIC(邏輯器件)、或者CMOS集成電路的有源區之間大多采用淺溝槽隔離結構進行橫向隔離,在專利號為US7112513的美國專利中還能發現更多關于淺溝槽隔離技術的相關信息。
淺溝槽隔離結構作為一種器件隔離技術,其具體工藝包括:在依次形成有襯墊氧化層和刻蝕停止層的襯底內形成貫穿所述襯墊氧化層和刻蝕停止層的淺溝槽,所述淺溝槽的形成方法可以為刻蝕工藝;在淺溝槽內填入介質,并在刻蝕停止層表面形成介質層,所述介質材料可以為氧化硅;對所述介質進行退火;用化學機械拋光法(Chemical?Mechanical?Polishing,CMP)處理所述介質層,去除襯墊氧化層和刻蝕停止層。
但是,隨著半導體工藝的進一步發展,淺溝槽隔離結構通常需要形成在尺寸較大的襯底的多個位置,例如在300mm的晶圓的襯底的邊緣位置和/或中間位置形成多個淺溝槽隔離結構,或者在450mm的晶圓的襯底的邊緣位置和/或中間位置形成多個淺溝槽隔離結構。如圖1所示,包括:形成在所述襯底100邊緣區域I的淺溝槽隔離結構102和形成在中心區域II的淺溝槽隔離結構102。由于襯底的面積較大且半導體工藝的缺陷,使得形成在邊緣區域I的淺溝槽隔離結構102與形成在中心區域II的淺溝槽隔離結構102高度不一致,從而使得后續在淺溝槽隔離結構之間的有源區形成半導體器件時,形成的半導體器件工藝窗口狹窄,且容易形成性能低下的半導體器件。
發明內容
本發明解決的問題是形成邊緣區域與中心區域高度差較小的淺溝槽隔離結構。
為解決上述問題,本發明提供一種淺溝槽隔離結構形成方法,包括:提供半導體襯底,所述半導體襯底具有邊緣區域和中心區域;在所述半導體襯底表面形成襯墊氧化層,位于中心區域與位于邊緣區域的所述襯墊氧化層具有厚度差;在所述襯墊氧化層表面形成刻蝕停止層,位于中心區域與位于邊緣區域的所述刻蝕停止層的厚度差與位于中心區域與位于邊緣區域的襯墊氧化層的厚度差互補;形成位于襯底內且貫穿所述刻蝕停止層、所述襯墊氧化層的淺溝槽;形成位于所述刻蝕停止層表面且填充滿所述淺溝槽的介質層;平坦化所述介質層直至暴露出刻蝕停止層。
與現有技術相比,本發明具有以下優點:通過形成與所述刻蝕停止層的厚度差與互補的襯墊氧化層,使得后續形成的刻蝕停止層具有平坦的表面,在平坦化介質層工藝中,形成位于中心區域厚度與位于邊緣區域厚度差較小的淺溝槽隔離結構,同時,本發明形成的襯墊氧化層比較致密,與后續形成在其表面的刻蝕停止層應力較小。
附圖說明
圖1是現有形成的淺溝槽隔離結構示意圖;
圖2至圖5為現有形成的淺溝槽隔離結構過程示意圖;
圖6為本發明淺溝槽隔離結構形成方法流程示意圖;
圖7至圖13為本發明淺溝槽隔離結構形成方法流程示意圖。
具體實施方式
由背景技術可知,隨著半導體工藝的發展,在較大的半導體襯底(300mm或者450mm)上形成淺溝槽隔離結構時,位于半導體襯底邊緣區域I的淺溝槽隔離結構和中心區域II的淺溝槽隔離結構高度不一致,從而導致后續在淺溝槽隔離結構之間的有源區形成半導體器件時,形成的半導體器件工藝窗口狹窄,且容易形成性能低下的半導體器件。
為此,本發明的發明人經過對現有工藝形成淺溝槽隔離結構進行仔細的研究,通過大量的實驗發現造成位于半導體襯底邊緣區域I的淺溝槽隔離結構和中心區域II的淺溝槽隔離結構高度不一致的原因為:現有工藝通常采用氮化硅作為刻蝕停止層,而形成氮化硅刻蝕停止層的工藝為低壓化學氣相沉積(LPCVD)工藝,由于低壓化學氣相沉積工藝的限制,位于半導體襯底邊緣區域I的刻蝕停止層與中心區域II的刻蝕停止層具有厚度差異,上述刻蝕停止層具有厚度差異導致位于邊緣區域I的淺溝槽隔離結構和中心區域II的淺溝槽隔離結構高度不一致。
具體地,請參考圖2,在有襯墊氧化層110的半導體襯底110上形成刻蝕停止層120,由于半導體沉積工藝限制,位于襯底邊緣區域I的刻蝕停止層120與中心區域II的刻蝕停止層120具有厚度差異。
請參考圖3,形成貫穿所述襯墊氧化層110和刻蝕停止層120的淺溝槽101。具體工藝可以選用現有的淺溝槽形成,例如在刻蝕停止層120上形成與淺溝槽101對應的光刻膠圖形,以所述光刻膠圖形為掩膜,刻蝕襯墊氧化層110、刻蝕停止層120和襯底100,形成淺溝槽101。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010546052.0/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:預編碼方法及裝置
- 下一篇:奈米碳管直立集束成型方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





