[發明專利]一種外設控制器和外設控制電路

有效

• 申請號: 201010545772.5
• 申請日: 2010-11-16
• 公開（公告）號: CN102467097A
• 公開（公告）日: 2012-05-23
• 發明（設計）人: 冷永春;胡勝發
• 申請（專利權）人: 安凱(廣州）微電子技術有限公司
• 主分類號: G05B19/04
• 分類號: G05B19/04
• 代理公司: 深圳中一專利商標事務所 44237
• 代理人: 張全文

技術領域

本發明屬于集成電路領域，尤其涉及一種外設控制器和外設控制電路。

背景技術

在ASIC(專用集成電路)操作外設的電路中，常用方式為ASIC主控制器控制外設控制器，外設控制器控制外設，如圖1所示，主控制器1提供主時鐘信號CLK和其它控制信號給外設控制器2，外設控制器2需要返回給主控制器1若干信號，統稱為SIG_BACK，外設控制器2在主時鐘信號CLK有效沿時刻更新SIG_BACK，以響應主控制器1控制操作。外設控制器2也需要將主時鐘信號CLK分頻，產生分頻后時鐘信號CLK_OUT，并向外設3提供時鐘信號CLK_OUT(亦可稱CLK_OUT為外設使用的時鐘信號或外設時鐘信號)和除時鐘信號外的其它信號(如控制信號、地址信號、數據信號等)，提供給外設3的除時鐘信號外其它信號統稱為CHS。外設3在時鐘信號CLK_OUT有效沿對其它信號CHS進行采樣，從而判斷需要進行的操作。為了保證外設3在時鐘信號CLK_OUT有效沿正確采樣到其它信號CHS，需要保證其它信號CHS相對于時鐘信號CLK_OUT有效沿有足夠的建立時間和保持時間。建立時間含義為在時鐘有效沿前，信號需要保持穩定不變的時間。保持時間含義為在時鐘有效沿后，信號需要保持穩定不變的時間。現有技術計算的方法如下：

對于時鐘信號CLK_OUT，外設控制器2采用與外設3相反的有效沿(若時鐘信號CLK_OUT上升沿對外設3有效，則時鐘信號CLK_OUT下降沿對外設控制器2有效；反之，若時鐘信號CLK_OUT下降沿對外設3有效，則時鐘信號CLK_OUT上升沿對外設控制器2有效)，外設控制器2在時鐘信號CLK_OUT有效沿更新其它信號CHS值。這樣在外設3端，相對于時鐘信號CLK_OUT時鐘對于外設3的有效沿，其它信號CHS的建立和保持時間都近似為半個時鐘信號CLK_OUT時鐘周期，建立和保持時間都足夠長。如圖2所示，是時鐘信號CLK_OUT上升沿對外設有效情況下的示例。

但是采用這種方法，外設控制器2有主時鐘信號CLK和時鐘信號CLK_OUT兩個時鐘，相對于單時鐘電路，外設控制器2因為包含兩個時鐘，所以其電路復雜，并且實現難度大。

發明內容

本發明實施例的目的在于提供一種外設控制器，旨在解決現在的外設控制器存在電路復雜，并且實現難度大的問題。

本發明實施例是這樣實現的，一種外設控制器，所述外設控制器用于接收集成電路的主控制器發送的主時鐘信號、復位信號、外設控制器使能信號、外設時鐘有效沿選擇信號、分頻倍數控制信號和若干邏輯信號，所述外設控制器通過計算，使得在只采用一個時鐘域的情況下，更新外設所需非時鐘信號的使能信號與外設所需時鐘信號的有效沿交替出現。

本發明實施例的另一目的在于提供一種外設控制電路，所述集成電路包括：

主控制器和外設控制器；

主控制器，用于向所述外設控制器發送主時鐘信號、復位信號、外設控制器使能信號、外設時鐘有效沿選擇信號、分頻倍數控制信號和若干邏輯信號；

外設控制器，用于根據所述主時鐘信號、復位信號、外設控制器使能信號、外設時鐘有效沿選擇信號、分頻倍數控制信號和若干邏輯信號，經過計算，發送外設所需時鐘信號和外設所需非時鐘信號給外設，使得在只采用一個時鐘域的情況下，更新外設所需非時鐘信號的使能信號與外設所需時鐘信號的有效沿交替出現，以及返回信號給所述主控制器。

在本發明實施例中，外設控制器在只采用一個時鐘域的情況下，外設控制器通過計算使得更新外設所需非時鐘信號的使能信號與外設所需時鐘信號的有效沿交替出現，保證了外設在時鐘信號的有效沿對外設所需非時鐘信號進行采樣時有足夠的建立時間和保持時間，只使用一個時鐘域，因此與雙時鐘域電路相比，該外設控制器電路簡單，并且易于實現。

附圖說明

圖1是集成電路控制外設的結構圖；

圖2是時鐘信號CLK_OUT采樣非時鐘信號CHS的波形圖；

圖3是本發明實施例提供的外設控制電路的結構圖；

圖4是本發明實施例提供的外設控制器信號的波形圖。

具體實施方式

為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，并不用于限定本發明。